從膠合邏輯到子系統：Altera的第二個十年

　　這是 1994 年。美國航天飛機還在執行常規任務。全世界興致勃勃的關注彗星 Shoemaker-Levy 9 的分裂，它最終撞向了木星的大氣層。連接英國和法國的英吉利海峽終于圓夢百年。令人意想不到的是，臨時共和軍停止了在北愛爾蘭的軍事敵對行動。在電子行 業，英特爾剛剛宣布，奔騰處理器克服了著名的奔騰中斷缺陷，成為個人計算機的主流處理器。 Altera 開始了他的第二個十年。

　　從作為簡單邏輯芯片開始 ， 可編程邏輯器件 （PLD） 十多年來一直按照摩爾定律發展 ， 越來越復雜 —— 邏輯容量超過了 10K 等價邏輯陣列。在發展過程中， PLD 分成了兩種體系結構：基于布爾乘積求和的復雜 PLD （CPLD） ，并通過 EEPROM 單元進行編程，以及基于查找表 （LUT） 的 FPGA ，以微小 SRAM 來實現這些查找表。

　　這兩種體系結構一開始都有其專用性。CPLD （ 圖 1） 適用于具有大扇出或者嚴格時序約束的電路。 FPGA 適用于具有大量寄存器的設計。對于關心組合邏輯模塊和狀態機的設計人員，一般都認為 CPLD 更友好一些 —— 在 1994 年，這是老觀點。而更喜歡 FPGA 的一批年輕設計人員則把邏輯看成文本： Verilog 或者 VHDL 。

　　
圖1.CPLD體系結構

　　這兩種體系結構有一個共同的發展趨勢 ： 隨著芯片邏輯容量的增長 ， PLD 的應用出現了變化。當 CPLD 還受限于幾千個等價邏輯門時，設計人員采用芯片主要是實現中央微處理器或者微控制器 （MCU） 芯片周圍的簡單功能。較小的器件用作地址解碼器、中斷控制器，或者總線擴展器。較大的器件可以是快速狀態機智能直接存儲器訪問控制器，處理某些實時操作， 而軟件完成這些操作太慢了。

　　但是 ， 10K 邏輯門帶來了新機遇。設計人員可以在大約 3K 邏輯門中開發一個 8 位 MCU ， 或者一個簡單的 16 位 CPU 內核 ， 例如 ， 已經成為古董的 8086 ，它 只需要兩倍的邏輯門。采用 10K-20K 邏輯門，設計人員能夠開發基于小型 CPU 的子系統，例如，總線接口和可編程串行接口控制器，這些都包含在 PLD 中。與標準產品非 PLD 解決方案相比，這類設計要慢一些，能效也低，但卻是完全用戶可定義的，可重新編程的。最顯著的是，大部分這類子系統設計都有大量的寄存器，很多都需要大量 的內部 SRAM kilobytes （KB） 。

　　Altera轉向FPGA發展

　　在這種環境下 ， Altera設計人員總結出 ， 市場需要一類新產品。與 FPGA 相似，它應該采用精細粒度邏輯單元，每一個單元都含有 LUT 和寄存器。但是像 CPLD 一樣，它應該使用層次化的確定性互聯，以保持時序的可預測性，而且簡單。 Altera 增加了第三種單元，借鑒了某類邏輯門陣列。這一新單元是一組嵌入到體系結構中的 SRAM 模塊，設計用作緩沖或者高速暫存存儲器、寄存器文件，或者實現復雜函數發生器的查找表。這種理念的結果是， 1995 年， Altera 推出了第一款類似 FPGA 的系列產品， FLEX? 10K 器件 （ 圖 2） 。

　　
圖2.FLEX 10K器件結構圖

　　Altera 工程師還進一步打破了公司傳統 ， 使用 SRAM 單元 —— 而不是他們可信的 EEPROM 技術來保存 FLEX 芯片的配置數據。這種選擇意味著，系統每次上電時，必須從外部存儲器對 FLEX 進行配置，就像基于 SRAM 的 FPGA 。但這也意味著，不需要占用大量空間的 EEPROM 單元， FLEX 邏輯單元會小很多。而且，十年磨一劍，轉到 SRAM 意味著，只要有新工藝， Altera 就能夠采用前沿工藝開發自己的器件，而不用等待代工線兩年以上來開發嵌入式 EEPROM 。這些變革最終促使半導體行業在每一新工藝節點的第一批設計都使用了 FPGA 。