FIR 濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理中，主要功能就是將不感興趣的信號(hào)濾除，留下有用信號(hào)。##脈動(dòng)型(Systolic)FIR濾波器設(shè)計(jì)
2014-06-30 09:47:40
1872 在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì)，然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真，其仿真結(jié)果表明
2013-10-08 13:39:068661 
本文簡(jiǎn)要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。##FIR 數(shù)字濾波器的詳細(xì)設(shè)計(jì)。
2014-07-24 15:30:058387 
1、FIR 濾波器是在數(shù)字信號(hào)處理(DSP)中經(jīng)常使用的兩種基本的濾波器之一，另一個(gè)為IIR濾波器。 2、FIR代表有限沖激響應(yīng)(Finite Impulse Response)的簡(jiǎn)稱。 3
2011-09-24 16:05:53
本帖最后由 xie0517 于 2016-8-8 08:52 編輯
FIR是有限沖擊響應(yīng)；IIR是無(wú)限沖擊響應(yīng)。 FIR和IIR濾波器的一個(gè)主要區(qū)別：FIR是線性相位，IIR為非線性
2016-08-08 08:49:32
FIR和IIR濾波器的一個(gè)主要區(qū)別：FIR是線性相位，IIR為非線性相位（雙線性變換法），對(duì)于非線性相位會(huì)造成的影響，可以這樣考慮：對(duì)于輸入的不同頻率分量，造成的相位差與頻率不成正比，則輸出
2018-03-12 13:21:07
輸入數(shù)據(jù)和歷史輸入數(shù)據(jù)，IIR的濾波輸出取決于當(dāng)前輸入數(shù)據(jù)、歷史輸入數(shù)據(jù)和歷史輸出數(shù)據(jù)。以基于FPGA硬件的數(shù)字濾波器為例，FIR在處理信號(hào)時(shí)不需等待前一個(gè)信號(hào)的濾波輸出，只需要考慮輸入數(shù)據(jù)便可實(shí)時(shí)
2019-06-27 04:20:31
誰(shuí)有FIR濾波器的DSP實(shí)現(xiàn)，C語(yǔ)言的
2014-03-28 16:39:15
數(shù)字濾波器的類型有FIR（有限長(zhǎng)沖擊與IIR（無(wú)限長(zhǎng)。離散數(shù)字系統(tǒng)中，濾波器的表述為差分方程。FIRFIR基本特性：FIR 濾波器永遠(yuǎn)是穩(wěn)定的（系統(tǒng)只有零點(diǎn)）；FIR 濾波器的沖激響應(yīng)是有限長(zhǎng)序列
2021-08-17 06:19:17
因項(xiàng)目需要，我需要做個(gè)FIR濾波器程序，可是根據(jù)參考程序，自己設(shè)計(jì)的還是不行，今天實(shí)在沒(méi)有辦法了，把程序重要部分貼上來(lái)，大家?guī)臀医獯?b class="flag-6" style="color: red">一下吧，謝謝了！！#include "
2018-11-02 11:41:42
對(duì)于fir濾波器，已經(jīng)在前面的文章中記錄了仿制DIY&關(guān)于MATLAB中濾波器設(shè)計(jì)工具的使用心得記錄），其設(shè)計(jì)和實(shí)現(xiàn)都非常簡(jiǎn)單。如果在嵌入式系統(tǒng)中可以滿足且有必要實(shí)時(shí)iir運(yùn)算，那么
2021-12-22 08:29:40
最近在做一個(gè)FPGA的課程設(shè)計(jì)，遇到一個(gè)比較煩人的問(wèn)題，希望大神們可以指點(diǎn)迷律。一個(gè)16階的FIR濾波器，采用分布式算法實(shí)現(xiàn)的，采樣率1M，fc＝100K，頻率到了30K以上時(shí)就會(huì)出現(xiàn)那些尖刺，很
2018-02-25 19:25:50
就說(shuō)明，要增加DSP的計(jì)算量。DSP需要更多的計(jì)算時(shí)間，對(duì)DSP的實(shí)時(shí)性有影響。 以下都是低通濾波器的設(shè)計(jì)。 FIR的設(shè)計(jì)： FIR濾波器的設(shè)計(jì)比較簡(jiǎn)單，就是要設(shè)計(jì)一個(gè)數(shù)字濾波器去逼近一個(gè)理想
2019-09-29 14:06:31
，它具有線性相位、容易設(shè)計(jì)的優(yōu)點(diǎn)。這也就說(shuō)明，IIR濾波器具有相位不線性，不容易設(shè)計(jì)的缺點(diǎn)。而另一方面，IIR卻擁有FIR所不具有的缺點(diǎn)，那就是設(shè)計(jì)同樣參數(shù)的濾波器，FIR比IIR需要更多的參數(shù)。這也就說(shuō)明，要增加DSP的計(jì)算量。DSP需要更多的計(jì)算時(shí)間，對(duì)DSP的實(shí)時(shí)性有影響。以下都是低通濾波器的設(shè)計(jì)。
2019-06-26 06:15:35
FIR濾波器如何定義？為什么要使用FIR濾波器？
2021-04-06 07:48:45
最近進(jìn)行FPGA學(xué)習(xí)，使用FIR濾波器過(guò)程中出現(xiàn)以下問(wèn)題：使用FIR濾波器IP核中，輸入數(shù)據(jù)為1~256，濾波器系數(shù)為，coef =-1469，-14299 ，-2185，10587
2018-11-02 17:17:57
FIR濾波器的原理是什么？基于DSP Builder的FIR濾波器該如何去設(shè)計(jì)？
2021-06-02 06:26:02
：文章設(shè)計(jì)了一種基于TI 公司的DSP(TMS320VC5402)的FIR 數(shù)字濾波器系統(tǒng)。主要包括了DSP 最小系統(tǒng)電路設(shè)計(jì)、AD 和DA 轉(zhuǎn)換接口電路設(shè)計(jì)，并給出了系統(tǒng)初始化程序設(shè)計(jì)和FIR 程序設(shè)計(jì)
2008-05-14 23:30:12
產(chǎn)生一組1000個(gè)點(diǎn)的余弦數(shù)據(jù)，存放在time_domain_cos.txt文件中，這組數(shù)據(jù)將作為FPGA的仿真輸入激勵(lì)，經(jīng)過(guò)FIR濾波器進(jìn)行濾波處理。clc;clear `all;closeall
2019-07-16 17:24:22
設(shè)計(jì)要求： 利用所學(xué)知識(shí)，采用VHDL語(yǔ)言完成FIR濾波器的設(shè)計(jì)仿真。要求用VHDL編程設(shè)計(jì)底層文件，頂層文件可任意（可用原理圖方式或文本方式）；完成仿真文件（包括MATLAB和QUARTUSII
2015-09-18 14:54:46
DSPBuilder設(shè)計(jì)了一個(gè)4階FIR濾波器,并用QuartusII進(jìn)行硬件仿真,仿真結(jié)果表明設(shè)計(jì)FIR濾波器的正確性。同時(shí)使用IPCore開(kāi)發(fā)基于FPGA的FIR數(shù)字濾波器,利用現(xiàn)有的IPCore在FPGA器件上實(shí)現(xiàn)濾波器設(shè)計(jì)。
2012-08-11 15:32:34
基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)
2012-08-17 23:55:09
在信息信號(hào)處理過(guò)程中，數(shù)字濾波器是信號(hào)處理中使用最廣泛的一種方法。通過(guò)濾波運(yùn)算，將一組輸入數(shù)據(jù)序列轉(zhuǎn)變?yōu)榱?b class="flag-6" style="color: red">一組輸出數(shù)據(jù)序列，從而實(shí)現(xiàn)時(shí)域或頻域中信號(hào)屬性的改變。常用的數(shù)字濾波器可分為有限脈沖響應(yīng)
2019-09-29 07:45:43
基于FPGA的fir濾波器實(shí)現(xiàn)
2017-08-28 19:57:36
本帖最后由 eehome 于 2013-1-5 09:59 編輯
基于FPGA的高階FIR濾波器設(shè)計(jì)
2012-08-20 18:42:15
本帖最后由 mr.pengyongche 于 2013-4-30 02:23 編輯
基于dsp的FIR低通數(shù)字濾波器器設(shè)
2012-12-26 15:29:12
本帖最后由 eehome 于 2013-1-5 09:50 編輯
基于fpga的fir濾波器的實(shí)現(xiàn)
2012-08-17 16:42:33
在信息信號(hào)處理過(guò)程中，如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等，都要使用濾波器，數(shù)字濾波器是數(shù)字信號(hào)處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器有無(wú)限長(zhǎng)單位
2019-08-30 07:18:39
系統(tǒng)兼具實(shí)時(shí)性和靈活性，而現(xiàn)有設(shè)計(jì)方案(如DSP)則難以同時(shí)達(dá)到這兩方面要求。而使用具有并行處理特性的FPGA實(shí)現(xiàn)FIR濾波器，具有很強(qiáng)的實(shí)時(shí)性和靈活性，因此為數(shù)字信號(hào)處理提供一種很好的解決方案。
2019-11-04 08:08:24
在電子設(shè)備中，到處都可以看到數(shù)字信號(hào)處理（DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)（FIR ）濾波器。FIR濾波器越長(zhǎng)（有大量的抽頭），濾波器
2019-07-08 08:01:03
在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長(zhǎng)（有大量的抽頭
2019-08-06 07:12:39
本文首先介紹了FIR濾波器和脈動(dòng)陣列的原理，然后設(shè)計(jì)了脈動(dòng)陣列結(jié)構(gòu)的FIR濾波器，畫(huà)出電路的結(jié)構(gòu)框圖，并進(jìn)行了時(shí)序分析，最后在FPGA上進(jìn)行驗(yàn)證。結(jié)果表明，脈動(dòng)陣列的模塊化和高度流水線的結(jié)構(gòu)使FIR
2021-04-20 07:23:59
相位，簡(jiǎn)單可擴(kuò)展到多速率情況，以及充足的硬件支持除了其他原因之外。此示例展示了DSP System Toolbox?中用于設(shè)計(jì)具有各種特性的低通FIR濾波器的功能。內(nèi)容獲得低通FIR濾波器系數(shù)最小階低通濾波器
2018-08-23 10:00:16
在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長(zhǎng)（有大量的抽頭
2019-10-22 06:55:44
的角度看：輸入的各頻率成分的信號(hào)之間，相對(duì)相位是固定的。通過(guò)線性相位系統(tǒng)后，相對(duì)相位關(guān)系保持不變。對(duì)于關(guān)心相位的系統(tǒng)，比如調(diào)制解調(diào)系統(tǒng)，需要使用FIR濾波器；對(duì)于只關(guān)心頻率成分的系統(tǒng)，比如只是提取某一
2020-09-25 17:44:38
并行流水結(jié)構(gòu)FIR的原理是什么基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)
2021-04-29 06:30:54
目前FIR濾波器的硬件實(shí)現(xiàn)的方式有哪幾種？怎么在FPGA上實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)？
2021-05-07 06:03:13
本文以實(shí)現(xiàn)抽取率為2的具有線性相位的3階FIR抽取濾波器為例，介紹了一種用XC2V1000型FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。
2021-05-07 06:02:47
相對(duì)無(wú)限沖擊響應(yīng)(IIR)濾波器，有限沖擊響應(yīng)(FIR)能夠在滿足濾波器幅頻響應(yīng)的同時(shí)獲得嚴(yán)格的線性相位特性，而數(shù)據(jù)通信、語(yǔ)音信號(hào)處理等領(lǐng)域往往要求信號(hào)在傳輸過(guò)程中不能有明顯的相位失真，所以FIR
2019-08-23 06:39:46
相對(duì)無(wú)限沖擊響應(yīng)(IIR)濾波器，有限沖擊響應(yīng)(FIR)能夠在滿足濾波器幅頻響應(yīng)的同時(shí)獲得嚴(yán)格的線性相位特性，而數(shù)據(jù)通信、語(yǔ)音信號(hào)處理等領(lǐng)域往往要求信號(hào)在傳輸過(guò)程中不能有明顯的相位失真，所以FIR
2019-08-27 07:16:54
轉(zhuǎn)dsp系列教程 FIR濾波器設(shè)計(jì)到的內(nèi)容比較多，本章節(jié)主要經(jīng)行了總結(jié)性的介紹，以幫助沒(méi)有數(shù)字信號(hào)處理基礎(chǔ)的讀者能夠有個(gè)整體的認(rèn)識(shí)，有了這個(gè)整體的認(rèn)識(shí)之后再去查閱相關(guān)資料可以到達(dá)事半功倍的效果
2016-09-29 08:23:26
轉(zhuǎn)dsp系列教程 本章節(jié)講解FIR濾波器的低通，高通，帶通和帶阻濾波器的實(shí)現(xiàn)。 37.1 FIR濾波器介紹 37.2 Matlab工具箱生成C頭文件 37.3 FIR低通濾波器設(shè)計(jì) 37.4 FIR
2016-09-29 08:32:34
的濾波輸出取決于當(dāng)前輸入數(shù)據(jù)、歷史輸入數(shù)據(jù)和歷史輸出數(shù)據(jù)。以基于FPGA硬件的數(shù)字濾波器為例，FIR在處理信號(hào)時(shí)不需等待前一個(gè)信號(hào)的濾波輸出，只需要考慮輸入數(shù)據(jù)便可實(shí)時(shí)濾波；IIR需要等待上一個(gè)信號(hào)
2023-05-29 16:47:16
FIR濾波器是什么？DSPBuilder是什么？FIR數(shù)字濾波器的DSPBuilder設(shè)計(jì)
2021-04-30 07:14:19
利用matlab設(shè)計(jì)一個(gè)線性相位FIR帶通濾波器，并在FPGA上實(shí)現(xiàn)。要求：1、濾波器指標(biāo)：過(guò)渡帶帶寬分別為100~300HZ，500~700HZ，阻帶允許誤差為0.02，通帶允許誤差為0.01，采樣
2015-06-16 19:25:35
dsp fir濾波器程序
FIR濾波器沒(méi)有反饋回路，因此它是無(wú)條件穩(wěn)定系統(tǒng)，其單位沖激響應(yīng)h（n）是一個(gè)有限長(zhǎng)序列。
2008-01-16 09:34:07
50 fir濾波器的dsp設(shè)計(jì)文章設(shè)計(jì)了一種基于TI 公司的DSP(TMS320VC5402)的FIR 數(shù)字濾波器系統(tǒng)。主要包括了DSP 最小系統(tǒng)電路設(shè)計(jì)、AD 和DA 轉(zhuǎn)換接口電路設(shè)計(jì)，并給出了系統(tǒng)初始化程序
2008-01-26 13:32:4467 用窗函數(shù)設(shè)計(jì)FIR濾波器一、實(shí)驗(yàn)?zāi)康?、熟悉FIR濾波器設(shè)計(jì)的基本方法。2、掌握用窗函數(shù)設(shè)計(jì)FIR數(shù)字濾波器的原理及方法，熟悉相應(yīng)的計(jì)算機(jī)高級(jí)語(yǔ)言編程。3、熟悉線性
2009-05-10 10:02:1597 基于FPGA對(duì)稱型FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn):在基于FPGA的對(duì)稱型FIR數(shù)字濾波器設(shè)計(jì)中，為了提高速度和運(yùn)行效率，提出了使用線性I相位結(jié)構(gòu)和加法樹(shù)乘法器的方法，并利用Altera公I(xiàn)司的FPG
2009-09-25 15:38:3830 分析了FIR數(shù)字濾波器的基本原理，在MATLAB環(huán)境下利用窗函數(shù)設(shè)計(jì)FIR低通濾波器，實(shí)現(xiàn)了FIR低通濾波器的設(shè)計(jì)仿真。將設(shè)計(jì)的符合要求的濾波器在TI公司DSPTMS320LF2407A上實(shí)現(xiàn)。通過(guò)
2009-12-18 15:53:56101 什么是fir數(shù)字濾波器
Part 1: Basics1.1 什么是FIR濾波器?FIR 濾波器是在數(shù)字信號(hào)處理(DSP)中經(jīng)常使用的兩種
2008-01-16 09:42:2216243 DA算法的FIR濾波器設(shè)計(jì)
1．引言 在數(shù)字信號(hào)處理系統(tǒng)中，FIR數(shù)字濾波器多采用專用DSP芯片(如TMS320CXX系列)，這種基于DSP的處理系統(tǒng)存
2008-01-16 09:49:422065 
高效FIR濾波器的設(shè)計(jì)與仿真-基于FPGA
摘要：該文在介紹有限沖激響應(yīng)(FIR)數(shù)字濾波器理論及常見(jiàn)實(shí)現(xiàn)方法的基礎(chǔ)上，提出了一種基于FPGA的高效實(shí)現(xiàn)方案。
2008-01-16 09:56:021456 
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)
基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的FIR濾波器設(shè)計(jì)。使用VHDL可以很方便地改變濾波器的系數(shù)和階數(shù)。在DSP中采用
2009-03-28 15:12:27737 
如何用用FPGA實(shí)現(xiàn)FIR濾波器
你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重
2009-03-30 12:25:454503 
摘要： 針對(duì)在FPGA中實(shí)現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究，給了了將乘法化為查表的DA算法，并采用這一算法設(shè)計(jì)了FIR濾波器。通過(guò)FPGA仿零點(diǎn)驗(yàn)證
2009-06-20 14:09:36677 
FIR 濾波器FAQ (基本知識(shí)問(wèn)答)
1.1 什么是FIR濾波器?
FIR 濾波器是在數(shù)字信號(hào)處理(DSP)中經(jīng)常使用的兩種基本的濾波器之一
2009-10-30 08:06:451301 
FIR帶通濾波器的FPGA實(shí)現(xiàn)
引 言??? 在FPGA應(yīng)用中，比較廣泛而基礎(chǔ)的就是數(shù)字濾波器。根據(jù)其單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為無(wú)限沖擊響應(yīng)(Infinite
2009-11-13 09:55:186564 
基于DSP Builder的16階FIR濾波器實(shí)現(xiàn)
0 引 言
FIR數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，它能夠提供理想的線性相位響應(yīng)，在
2009-11-26 09:18:51866 基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的 FIR濾波器 設(shè)計(jì)。使用VHDL可以很方便地改變濾波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢(shì)。
2011-07-18 17:09:2863 目前數(shù)字濾波器的硬件實(shí)現(xiàn)方法通常采用專用DSP芯片或FPGA,本文從FIR濾波器的系數(shù)考慮，采用CSD編碼，對(duì)FIR數(shù)字濾波器進(jìn)行優(yōu)化設(shè)計(jì)。
2011-08-16 10:54:413632 
在數(shù)字信號(hào)處理應(yīng)用中， 濾波占有十分重要的地位， 如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等， 都要廣泛地用到濾波器。文中研究了FIR濾波器窗函數(shù)算法的基本思想給出了在定點(diǎn)DSP芯片上實(shí)現(xiàn)
2011-09-19 12:14:0110907 
描述了基于FPGA的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給
2012-11-09 17:32:37121 fir濾波器的有關(guān)資料 fir_濾波器sourc.rar
2015-12-14 14:12:5624 基于matlab和fpga的FIR濾波器設(shè)計(jì)，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-27 15:51:5856 基于FPGA的FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)，下來(lái)看看
2016-05-10 11:49:0238 基于MATLAB的FIR濾波器設(shè)計(jì)與濾波。
2016-12-14 22:08:2563 基于FPGA實(shí)現(xiàn)變采樣率FIR濾波器的研究
2017-01-08 15:59:0919 Matlab輔助DSP實(shí)現(xiàn)FIR數(shù)字濾波器
2017-10-20 09:34:045 研究了一種采用FPGA實(shí)現(xiàn)32階FIR濾波器硬件電路方案；討論了窗函數(shù)的選擇、濾波器的結(jié)構(gòu)以及系數(shù)量化問(wèn)題；研究了FIR濾波器的FPGA實(shí)現(xiàn)，各模塊的設(shè)計(jì)以及如何優(yōu)化硬件資源，提高運(yùn)行
2017-11-10 16:41:5715 本文針對(duì)快速、準(zhǔn)確選擇參數(shù)符合項(xiàng)目要求的濾波器設(shè)計(jì)方法的目的，通過(guò)系統(tǒng)的介紹有限脈沖響應(yīng)（ Finite Impulse Response，FIR）濾波器的原理、結(jié)構(gòu)形式以及幾種FIR濾波器設(shè)計(jì)方法
2017-12-21 14:53:1414 文介紹了FIR抽取濾波器的工作原理，重點(diǎn)闡述了用XC2V1000實(shí)現(xiàn)FIR抽取濾波器的方法，并給出了仿真波形和設(shè)計(jì)特點(diǎn)。
2018-04-19 11:34:001846 
用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜，主要是因?yàn)樵?b class="flag-6" style="color: red">FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)，現(xiàn)在，FPGA中集成了硬件乘法器，使FPGA在數(shù)字信號(hào)處理方面有了長(zhǎng)足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。
2018-04-28 11:50:001073 
的自適應(yīng)調(diào)整是通過(guò)控制算法對(duì)信道中的信號(hào)進(jìn)行快速檢測(cè)，然后將結(jié)果和濾波器的輸出結(jié)果進(jìn)行差值計(jì)算進(jìn)行反饋調(diào)節(jié)。利用Quartus II和DSP Builder設(shè)計(jì)基于FPGA的16階系數(shù)可調(diào)FIR濾波器
2018-07-23 17:21:002372 
用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜，主要是因?yàn)樵?b class="flag-6" style="color: red">FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)，現(xiàn)在，FPGA中集成了硬件乘法器，使FPGA在數(shù)字信號(hào)處理方面有了長(zhǎng)足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。
2020-09-25 10:44:003 本文檔的主要內(nèi)容詳細(xì)介紹的是使用DSP設(shè)計(jì)和仿真FIR濾波器包括了：dsp builder profile和基本設(shè)計(jì)流程和fir的設(shè)計(jì)過(guò)程及注意事項(xiàng)
2020-09-01 16:02:0012 提出一種新的高階FIR濾波器的FPGA實(shí)現(xiàn)方法。該方法運(yùn)用多相分解結(jié)構(gòu)對(duì)高階FIR濾波器進(jìn)行降階處理，采用改進(jìn)的分布式算法來(lái)實(shí)現(xiàn)降階后的FIR濾波器。設(shè)計(jì)了一系列階數(shù)從8到1 024的FIR濾波器
2021-03-23 15:44:5430 數(shù)字濾波器從實(shí)現(xiàn)結(jié)構(gòu)上劃分，有FIR和IIR兩種。FIR的特點(diǎn)是：線性相位、消耗資源多；IIR的特點(diǎn)是：非線性相位、消耗資源少。由于FIR系統(tǒng)的線性相位特點(diǎn)，設(shè)計(jì)中絕大多數(shù)情況都采用FIR濾波器。
2022-04-24 14:40:162492 和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計(jì)周期長(zhǎng)，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利 用FGPA集成的DSP(數(shù)字信號(hào)處理器)乘加模塊定制卷積運(yùn)算單元，利用VHDL(甚高速集成電路硬件描述
2022-12-01 10:20:05698 本文介紹了設(shè)計(jì)濾波器的FPGA實(shí)現(xiàn)步驟，并結(jié)合杜勇老師的書(shū)籍中的串行FIR濾波器部分進(jìn)行一步步實(shí)現(xiàn)硬件設(shè)計(jì)，對(duì)書(shū)中的架構(gòu)做了簡(jiǎn)單的優(yōu)化，并進(jìn)行了仿真驗(yàn)證。
2023-05-24 10:56:34552 
本文介紹了設(shè)計(jì)濾波器的FPGA實(shí)現(xiàn)步驟，并結(jié)合杜勇老師的書(shū)籍中的并行FIR濾波器部分進(jìn)行一步步實(shí)現(xiàn)硬件設(shè)計(jì)，對(duì)書(shū)中的架構(gòu)做了復(fù)現(xiàn)以及解讀，并進(jìn)行了仿真驗(yàn)證。
2023-05-24 10:57:36653 
?FPGA 的 DSP 片有效地實(shí)現(xiàn)。 對(duì)稱 FIR 濾波器 讓我們考慮一個(gè)八階 FIR 濾波器。該濾波器的傳遞函數(shù)為 ? $$Y(z)= sum_{k=0}^{7} z^{-k} h_k
2023-05-26 01:20:02441 
上文 FPGA數(shù)字信號(hào)處理之濾波器2_使用dsp48e1的fir濾波器設(shè)計(jì)完成了結(jié)構(gòu)設(shè)計(jì)。
2023-06-02 12:36:22718 
數(shù)字濾波器是數(shù)字信號(hào)處理中最常用的一種技術(shù)，可以對(duì)數(shù)字信號(hào)進(jìn)行濾波、降噪、增強(qiáng)等處理，其中最常見(jiàn)的兩種數(shù)字濾波器是IIR濾波器和FIR濾波器。本文將從IIR濾波器和FIR濾波器的原理、特點(diǎn)和應(yīng)用等方面進(jìn)行詳細(xì)介紹，以便更好地理解兩種濾波器的區(qū)別。
2023-06-03 10:21:4312909 電子發(fā)燒友網(wǎng)站提供《如何使用HLS加速FPGA上的FIR濾波器.zip》資料免費(fèi)下載
2023-06-14 15:28:491 介紹了基于Matlab和DSP設(shè)計(jì)FIR數(shù)字濾波器的四種方法，并經(jīng)過(guò)實(shí)驗(yàn)，將一個(gè)多頻率成分的信號(hào)通過(guò)該濾波器并進(jìn)行比對(duì),實(shí)驗(yàn)結(jié)果表明,這四種方法都能有效地實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)任務(wù)。
2023-10-19 16:29:550
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論