頂層模塊 - 工程師分析實例，帶你走近Xilinx FPGA設計

　　圖13 中Module View 窗口中選中代碼的最頂層模塊。而后如圖 13 藍色部位所示，在 Process View 窗口中的 Launch Modelsim Simlator，將自動打開 Modsim，并且已將當前 project 的相關信息加載到了 Modsim 中。如圖 14 所示。要注意的是，后仿真也是如此調用 Modsim。關于 Modsim 的使用請參考相關文檔。如果需要仿真的不是最頂層模塊，則在 Module View 窗口中選中相應的代碼文件，用同樣的步驟調用仿真。

　　
圖14 調用的 Modsim

　　4.約束文件

　　ISE 是一款基于約束的開發工具。在進行高速數字電路設計的時候，需要在綜合、映射、布線時附加約束條件，以便控制綜合、映射、布線過程，使設計滿運行速度，使用資源和引腳位置等要求。約束包括時序約束、分組約束和區域約束。在本文中，將介紹最常用的Constraints Editor 約束編輯器，以及時序約束和引腳綁定(該兩者最為基本)。首先，像第二步編寫代碼文件中一樣建立約束文件(.ucf 文件)，在本文中，如圖 15 所示，可以看到 lcd_c.ucf 文件即為一個約束文件。新建時，唯一的不同是在圖 8 中左面對話框中應選擇 Implementation Constraints File。同樣地，如果已經有現成的約束文件，也可以通過和代碼文件相同的方法導入。如圖 15 所示，在 Module View 窗口中選中代碼的最頂層模塊，而后在 ProcessView 窗口中雙擊 Create Timing Constraints或者 Create Area Constraints，將自動打開 Constraints Editor 約束編輯器。

　　需要注意的是，雙擊 Assign Package Pins 將打開引腳與區域約束編輯器PACE，由于 Constraints Editor 約束編輯器完全可以完成引腳綁定的功能，對于PACE 的使用，本文不再進行詳細討論。Constraints Editor 如圖 16 所示。

　　
圖15 ?在project navigator 中調用 Constraints Editor

　　
圖16 Constraints Editor 界面

　　如圖 16 所示，共有四類約束界面，Global 為附加全局約束，Ports 為附加端口約束，Advanced 為附加分組約束和時序約束，Misc 為附加專用約束。常用的是 Ports，其中可以進行引腳綁定，如圖 17 所示。雙擊對應信號的Location 框，可以進行輸入。在引腳號前必須加上字母 p。在這次 LCD 實驗中，可以直接導入 digital power 提供的 lcd_c.ucf 文件，也可以自己在 Constraints Editor 中如圖 17 中所示一樣進行設置。