電子發(fā)燒友網(wǎng)：針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對(duì)Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以特意在此整理了一些相關(guān)知識(shí)，希望對(duì)大家有所幫助。當(dāng)然也希望Xilinx? FPGA工程師/愛好者能跟我們一起來探討學(xué)習(xí)！

需要下載本文的話，請(qǐng)點(diǎn)擊以下鏈接下載：Xilinx FPGA設(shè)計(jì)實(shí)例介紹

　　一.概述

　　本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開發(fā)基礎(chǔ)，所以對(duì)每個(gè)步驟并不進(jìn)行深入的討論。

　　本文介紹的內(nèi)容從新建 project 一直到下載到硬件觀察現(xiàn)象為止，涵蓋整個(gè)開發(fā)過程。考慮到我們的開發(fā)一般以 Verilog HDL 或 VHDL 為主，在本文中未介紹原理圖輸入工具和 IP 核使用工具等。這同時(shí)是出于為了使文章脈絡(luò)更清晰，讓大家更快地學(xué)會(huì) ISE 的考慮。關(guān)于這些專用工具，可以參看 HELP 或者其他文檔。

　　為了更直觀的理解，我們需要一個(gè)實(shí)驗(yàn)平臺(tái)，在本文中，采用的是 Digital Power Studio 工作組 FPGA SPARK1.1 綜合開發(fā)平臺(tái)的 Xilinx 標(biāo)準(zhǔn)型開發(fā)系統(tǒng)。如圖 1 所示(圖中為 Altera 子板，只需改成 Xilinx 的即可)。在該開發(fā)系統(tǒng)中，所采用的芯片是SPARTANII系列的XC2S200 。

　　
圖1 FPGA SPARK1.1 外觀圖

　　二.實(shí)現(xiàn)功能

　　在如上系統(tǒng)中右邊有一個(gè) 128×64 帶背光的點(diǎn)陣型液晶。我們的實(shí)驗(yàn)就是用Verilog HDL 編寫一段代碼驅(qū)動(dòng)液晶顯示一個(gè)流氓兔。其效果如圖 2 所示：

　　
圖2 點(diǎn)陣液晶上顯示流氓兔的效果圖

　　三.軟件準(zhǔn)備

　　本文介紹的是 Xilinx 公司的 ISE 開發(fā)環(huán)境。現(xiàn)在最新的版本是 ISE7.1，其界與 ISE5.x/ISE6.x 一致。為了更好地進(jìn)行仿真，還需要安裝 Modsim。但是 ISE本身可以進(jìn)行仿真，也可以不安裝 Modsim。