完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
隨著ASIC向SoC轉(zhuǎn)移，可編程邏輯供應(yīng)商開發(fā)了可編程SoC。這絕對(duì)不是在數(shù)據(jù)通信領(lǐng)域如此流行的數(shù)據(jù)吞吐量引擎，也不是門陣列。...
對(duì)設(shè)計(jì)者很通常的情況是花費(fèi)幾天或幾周的時(shí)間圍繞一個(gè)設(shè)計(jì)來滿足時(shí)序，甚至多半利用上面描述的自動(dòng)種子變化，只面對(duì)可以起伏通過已有布局的小改變和時(shí)序特性完全改變。...
我們都知道，在7系列的FPGA中，每個(gè)CLB有兩個(gè)Slice；而在UltraScale系列中，每個(gè)CLB中只有一個(gè)Slice，Slice又分成了兩種類型SliceL（Logic）和SliceM（Memory），其中SliceM中的LUT可以當(dāng)作分布式RAM來使用。...
在技術(shù)支持和維修方面，BYO通常缺乏立即可用的專業(yè)技術(shù)支持。這種情況通常需要依靠?jī)?nèi)部團(tuán)隊(duì)的知識(shí)和技能，有時(shí)甚至需要尋求外部的咨詢服務(wù)，這可能導(dǎo)致問題解決的時(shí)間延長(zhǎng)。...
所有代碼在典型的 FPGA 和主流 FPGA 供應(yīng)商中都具有高度可重用性。 可以出于任何目的對(duì)文件進(jìn)行重新混合、轉(zhuǎn)換和構(gòu)建，甚至是商業(yè)用途。...
寄存器排序是布局工具把多位寄存器的相鄰位分組放進(jìn)單個(gè)邏輯元件所利用的方法。大多數(shù)基于單元的邏輯元件有不止一個(gè)觸發(fā)器，因此，相鄰位放置在一起，時(shí)序可以被優(yōu)化。...
根據(jù)數(shù)據(jù)流的關(guān)系，我們可以采用單路徑延遲反饋（Single-pathDelay Feedback, SDF）運(yùn)算單元流水結(jié)構(gòu)，SDF單元如下圖所示。...
本項(xiàng)目主要在FPGA上實(shí)現(xiàn)了一個(gè)經(jīng)典小游戲“俄羅斯方塊”。本項(xiàng)目基本解決方案是，使用Xilinx Zynq系列開發(fā)板 ZedBoard 作為平臺(tái)，實(shí)現(xiàn)主控模塊，通過VGA接口來控制屏幕進(jìn)行顯示。...
FPGAs需要多種不同的電壓。在這個(gè)設(shè)計(jì)中，將I/O引腳的工作電壓設(shè)置為3.3V（因?yàn)檫@對(duì)于業(yè)余愛好者來說比較標(biāo)準(zhǔn)），但還需要提供5V、1.8V和1.0V的電壓。這意味著需要處理4種不同的電壓！...
邏輯復(fù)制在布局過程的早期發(fā)生，為了扇出到其他邏輯元件的結(jié)構(gòu)，這些元件不可以(由于任何理由)存在于相同的近鄰。...
調(diào)整電壓和溫度設(shè)置不要求FPGA 實(shí)現(xiàn)任何改變，可以提供一個(gè)方便的手段增量地改善最壞條件的性能。...
ThunderGP是基于HLS的開源通用圖形處理框架，支持Vitis和SDAccel開發(fā)環(huán)境，適用于U50、U200、U250和VCU1525等Xilinx Alveo平臺(tái)（官方開發(fā)板）。...
自上而下的設(shè)計(jì)是把系統(tǒng)模塊作為基本單元，然后再逐一分解，一直這樣分解下去，直到無法進(jìn)一步分解，可以用EDA元件庫中的元件來實(shí)現(xiàn)為止。...
交換機(jī)根據(jù)所選拓?fù)洳捎迷诰W(wǎng)絡(luò)節(jié)點(diǎn)之間路由信號(hào)的任務(wù)。請(qǐng)注意，NoC 的架構(gòu)假設(shè)使用了一個(gè)相當(dāng)強(qiáng)大的開關(guān)，這將提供最低水平的延遲（最多納秒）。...
精簡(jiǎn)指令集計(jì)算(RISC)架構(gòu)的目標(biāo)之一即是保持指令簡(jiǎn)單化，以便讓指令運(yùn)行得足夠快。這與復(fù)雜指令集計(jì)算(CISC)架構(gòu)正好相反，后者一般不會(huì)同樣快地執(zhí)行指令，但每個(gè)指令可完成更多處理任務(wù)。...
基于FPGA的單芯片實(shí)現(xiàn)方法具有低成本和快速面市等優(yōu)點(diǎn)，是多芯片和ASICSoC非常有吸引力的替代方案...
轉(zhuǎn)換的依據(jù)是一個(gè)簡(jiǎn)單的運(yùn)算關(guān)系：“補(bǔ)碼的整數(shù)值”+“原碼絕對(duì)值的整數(shù)值”=2^B，B為位寬。比如帶符號(hào)數(shù)原碼1110的補(bǔ)碼為1010：1110取絕對(duì)值0110為6；1010為10，二者加起來為2^4=16。...
AIP架構(gòu)的最新應(yīng)用是獵戶座載人太空船的視覺處理單元（VPU）。VPU可為處理影像算法提供可重構(gòu)的平臺(tái)，有利于位姿估計(jì)、光學(xué)導(dǎo)航以及壓縮/ 解壓縮。...
FPGA軟件包含進(jìn)行設(shè)計(jì)而產(chǎn)生的程序、文檔和數(shù)據(jù)，同時(shí)包含與之相關(guān)的軟件特性和硬件特性。FPGA軟件測(cè)試需要考慮軟件代碼正確性、軟硬件接口協(xié)調(diào)性、時(shí)序性等方面的全面覆蓋。...
片內(nèi)PLL設(shè)計(jì)是IC設(shè)計(jì)中的一個(gè)重要環(huán)節(jié)，在無線通信、高頻通信和數(shù)字通信等領(lǐng)域PLL的使用占據(jù)重要地位。本文以Cyclone IV系列EP4CE15F17C8N型FPGA為研究對(duì)象，其包含四個(gè)通用的PLL，分別位于芯片的四個(gè)邊角，采用獨(dú)立的2.5V電壓供電。...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
