完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:22068個(gè) 瀏覽:619589次 帖子:7914個(gè)
基于FPGA的數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)采集系統(tǒng)
FPGA以其應(yīng)用的靈活方便蓬勃發(fā)展,在通信、航空航天、醫(yī)療設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù...
2017-11-23 標(biāo)簽:fpga寄存器數(shù)據(jù)采集 1.5萬(wàn) 0
示波器的內(nèi)部結(jié)構(gòu)以及FPGA在示波器中的作用
示波器是我們?cè)谖锢碓囼?yàn)、電路硬件調(diào)試、智能硬件開(kāi)發(fā)等領(lǐng)域都能見(jiàn)到的一種儀器,就像是醫(yī)生的聽(tīng)診器,作為硬件研發(...
在簡(jiǎn)單電路中,當(dāng)頻率較低時(shí),數(shù)字信號(hào)的邊沿時(shí)間可以忽略時(shí),無(wú)需考慮時(shí)序約束。但在復(fù)雜電路中,為了減少...
使用Xilinx口袋實(shí)驗(yàn)平臺(tái),動(dòng)手FPGA設(shè)計(jì)!
以Xilinx公司最新的Vivado FPGA集成開(kāi)發(fā)環(huán)境為基礎(chǔ),將數(shù)字邏輯設(shè)計(jì)與硬件描述語(yǔ)言Verilog HDL相結(j...
2017-12-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)xilinx 1.5萬(wàn) 0
芯片IC設(shè)計(jì)開(kāi)發(fā)流程:前端設(shè)計(jì)和后端設(shè)計(jì)階段
這是一個(gè)關(guān)于系統(tǒng)構(gòu)成和芯片架構(gòu)的高層次描達(dá)文件,涉及芯片的高層次操作、引腳分配與定義、軟件編程模型、可測(cè)性、寄存器定義以及應(yīn...
2022-11-10 標(biāo)簽:fpgaIC設(shè)計(jì) 1.5萬(wàn) 0
在硬件電路設(shè)計(jì)中,每一個(gè)IC芯片都有相應(yīng)的電源端口對(duì)其供電,以驅(qū)動(dòng)IC進(jìn)行工作。對(duì)于普通的IC芯片,極大部分都是...
電子發(fā)燒友網(wǎng)訊: 你是否知道在一片F(xiàn)PGA中可以開(kāi)發(fā)靈活而且能夠更新的電機(jī)控制系統(tǒng)?通過(guò)僅僅6分鐘的視頻,電子發(fā)...
基于FPGA的I2C SLAVE模式總線的設(shè)計(jì)方案
本文以標(biāo)準(zhǔn)的I2C 總線協(xié)議為基礎(chǔ),提出了一種基于FPGA的I2C SLAVE 模式總線的設(shè)計(jì)方案。方案主要介紹了SLAVE 模式的特點(...
【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程 第一章】Pango Design Suite 2020.3安裝
ango Design Suite是深圳市紫光同創(chuàng)電子有限公司的FPGA開(kāi)發(fā)軟件,截止到目前,軟件的最新版本為Pango Design Suite 20...
XILINX FPGA IP之MMCM PLL DRP時(shí)鐘動(dòng)態(tài)重配詳解
上文XILINX FPGA IP之Clocking Wizard詳解說(shuō)到時(shí)鐘IP的支持動(dòng)態(tài)重配的,本節(jié)介紹通過(guò)DRP進(jìn)行MMC...
FPGA介紹及現(xiàn)狀分析_如何學(xué)習(xí)FPGA?
中國(guó)每年對(duì)于FPGA設(shè)計(jì)人才的需求缺口巨大,F(xiàn)PGA設(shè)計(jì)人才的薪水也是行業(yè)內(nèi)最高的。目前,美國(guó)已有FPG...
2018-04-10 標(biāo)簽:FPGA 1.5萬(wàn) 0
基于FPGA實(shí)現(xiàn)高速ADC器件采樣時(shí)序控制與實(shí)時(shí)存儲(chǔ)
數(shù)據(jù)采集系統(tǒng)的總體架構(gòu)如圖1所示,其中PCI核、DMA控制器與A/D控制器均在FPGA內(nèi)部實(shí)現(xiàn)。為實(shí)現(xiàn)多路...
2018-08-28 標(biāo)簽:FPGAADC數(shù)據(jù)采集 1.4萬(wàn) 0
查找表(Look-Up-Table)簡(jiǎn)稱為L(zhǎng)UT,LUT本質(zhì)上就是一個(gè)RAM。 目前FPGA中多使用4輸入的LUT,所以每一個(gè)LUT可以看成一個(g...
2017-11-22 標(biāo)簽:fpga 1.4萬(wàn) 0
【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程】【第二十七章】千兆以太網(wǎng)視頻傳輸實(shí)驗(yàn)
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處( http://www....
如何通過(guò)FPGA實(shí)現(xiàn)顯示年、月、日、周、時(shí)、分、秒且能精準(zhǔn)校時(shí)的數(shù)字時(shí)鐘
4、5管腳支持旋轉(zhuǎn)編碼,4腳為公共端,3、5管腳分別為旋轉(zhuǎn)編碼器的A、B相輸出,如上圖所示,4腳接地,3、5管腳則需接上拉電阻,同時(shí)為了降低輸出脈沖信號(hào)...
2019-03-07 標(biāo)簽:fpga編碼器數(shù)字時(shí)鐘 1.4萬(wàn) 0
采用雙閉環(huán)PI和重復(fù)控制方案實(shí)現(xiàn)三相逆變器設(shè)計(jì)并進(jìn)行仿真分析
本文利采用雙閉環(huán)PI和重復(fù)控制相結(jié)合的控制方案,首先用雙閉環(huán)PI控制算法,得到高動(dòng)態(tài)特性的三相交流電,不過(guò)不能滿足高質(zhì...
DSP技術(shù),在某些人看來(lái),或者已經(jīng)面臨著英雄遲暮的感覺(jué),就我們當(dāng)前所知道的。Freesacle、ADI、NXP早就停掉了新技術(shù)發(fā)...
隨著人們對(duì)顯示質(zhì)量要求的日益提高,室外大屏和會(huì)議電視墻分辨率也逐漸從主流的1080P60轉(zhuǎn)向了4K60。顯示質(zhì)量提升的同時(shí),技術(shù...
ZYNQ擁有ARM+FPGA這個(gè)神奇的架構(gòu),那么ARM和FPGA究竟是如何進(jìn)行通信的呢?本章通過(guò)剖析AXI總線源碼,來(lái)一探其中的秘密。
基于FPGA 的SPI Flash 控制器設(shè)計(jì)及驗(yàn)證
現(xiàn)場(chǎng)可編程門陣列FPGA 常常進(jìn)行大數(shù)據(jù)量的處理,數(shù)據(jù)的存儲(chǔ)便成了問(wèn)題,利用SPI Flash 大容量、讀寫...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題 教程专题
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |