完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫,即澳大利亞證券和投資委員會(huì),它是澳大利亞金融服務(wù)和市場(chǎng)的法定監(jiān)管機(jī)構(gòu)。
文章:1245個(gè) 瀏覽:122241次 帖子:393個(gè)
FPGA(Field-ProgrammableGateArray),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進...
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個(gè)部分?...
IC設(shè)計(jì)中多時(shí)鐘域設(shè)計(jì)常用方法及其問題
假如考慮處理器和存儲(chǔ)器的工作頻率為500MHz,帶有存儲(chǔ)器控制器的浮點(diǎn)引擎的工作頻率為666.66MHz,總線接口和高速接口工作頻率為250MHz,則該...
模擬濾波器分為無(wú)源和有源兩種,其中無(wú)源是由RLC組成的,而有源則是在無(wú)源的基礎(chǔ)上增加了運(yùn)放,可以調(diào)整增益。數(shù)字...
對(duì)IP設(shè)計(jì)中注意事項(xiàng)及FPGA原型設(shè)計(jì)進(jìn)行說(shuō)明
如果我們?cè)噲D將環(huán)形連接可視化,那么在高層次上,我們可以考慮使用這種類型的FPGA內(nèi)部連接的引腳連接。IO的浪費(fèi)不能局限在這種連通性上。F...
FPGA工程師是如何實(shí)現(xiàn)復(fù)雜系統(tǒng)設(shè)計(jì)的
為了在越來(lái)越復(fù)雜的系統(tǒng)設(shè)計(jì)中,F(xiàn)PGA工程師之間保持高效溝通和工作推進(jìn),這就需要找到一個(gè)適合的設(shè)計(jì...
驗(yàn)證中的FPGA原型驗(yàn)證 FPGA原型設(shè)計(jì)面臨的挑戰(zhàn)是什么?
什么是FPGA原型?? FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過(guò)將RTL移植到現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)驗(yà...
2022-07-19 標(biāo)簽:fpgaasic原型設(shè)計(jì) 2183 0
現(xiàn)場(chǎng)總線的意義 為什么軟件在現(xiàn)場(chǎng)總線設(shè)備部署中勝過(guò)ASIC
使用硬件模塊使工業(yè)設(shè)備現(xiàn)場(chǎng)總線兼容的傳統(tǒng)方法具有許多缺點(diǎn)?,F(xiàn)在,在嵌入式設(shè)備微控制器上運(yù...
2022-07-14 標(biāo)簽:asic通訊現(xiàn)場(chǎng)總線 1417 0
深度解讀IC設(shè)計(jì)的多時(shí)鐘域設(shè)計(jì)方案
假如考慮處理器和存儲(chǔ)器的工作頻率為500MHz,帶有存儲(chǔ)器控制器的浮點(diǎn)引擎的工作頻率為666.66MHz,總線接口和高速接口工作頻率為250MHz,則該...
2022-07-12 標(biāo)簽:asicIC設(shè)計(jì)觸發(fā)器 2136 0
如何使用GreenPAK SLG46537V IC等可編程ASIC來(lái)開發(fā)AVR
自動(dòng)電壓調(diào)節(jié)器(AVR)通常也稱為穩(wěn)壓器,它通過(guò)補(bǔ)償輸入電壓的波動(dòng)來(lái)調(diào)節(jié)供電電壓電平...
2022-07-10 標(biāo)簽:asicAVR運(yùn)算放大器 1234 0
采用ASIC與分立元件研究家用電器中應(yīng)用功能安全
針對(duì)家用電器的安全標(biāo)準(zhǔn)和立法的最新發(fā)展和增強(qiáng)包括針對(duì)有人值守使用設(shè)備的 IEC 60335、針對(duì)無(wú)人值守使...
CDC(不同時(shí)鐘之間傳數(shù)據(jù))問題是ASIC/FPGA設(shè)計(jì)中最頭疼的問題。CDC本身又分為同步時(shí)鐘域和異步時(shí)鐘域。這里要注意...
后摩爾定律時(shí)代 未來(lái)CPU處理器技術(shù)發(fā)展趨勢(shì)
AI模型通過(guò)數(shù)千億的參數(shù)進(jìn)行訓(xùn)練,增強(qiáng)包含數(shù)萬(wàn)億字節(jié)的深度推薦系統(tǒng),其復(fù)雜性和...
FPGA設(shè)計(jì)流程和技術(shù)規(guī)范
本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用:系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是:
Verilog RTL和觸發(fā)器中的同步和異步復(fù)位功能分析
沒有任何寄存器邏輯,RTL設(shè)計(jì)是不完整的。RTL是寄存器傳輸級(jí)或邏輯,用于描述依賴于當(dāng)前輸入和過(guò)去輸出的數(shù)字邏輯。
TI BUF802單芯片緩沖放大器背后的技術(shù)特點(diǎn)
電子發(fā)燒友網(wǎng)報(bào)道(文/李寧遠(yuǎn))緩沖放大器作為一種特殊的電路,雖然以運(yùn)算放大器為核心組成,但多用于隔離、阻抗匹配、增強(qiá...
異步FIFO設(shè)計(jì)原理及應(yīng)用需要分析
在大規(guī)模ASIC或FPGA設(shè)計(jì)中,多時(shí)鐘系統(tǒng)往往是不可避免的,這樣就產(chǎn)生了不同時(shí)鐘域數(shù)據(jù)傳輸?shù)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題 教程专题
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |