完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫,即澳大利亞證券和投資委員會(huì),它是澳大利亞金融服務(wù)和市場(chǎng)的法定監(jiān)管機(jī)構(gòu)。
文章:1245個(gè) 瀏覽:122242次 帖子:393個(gè)
幾種FPGA原理設(shè)計(jì)圖的性能與應(yīng)用分析
時(shí)至今日,F(xiàn)PGA市場(chǎng)的主要業(yè)者僅剩數(shù)家,包括Altera、Xilinx(賽靈思,過(guò)去稱為:智霖科技)、Actel、Atmel、Latt...
百度百科對(duì)UVM的釋義如下:通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)是一個(gè)以SystemVeri...
如前所述,F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出...
突破性、可擴(kuò)展、直觀的電源排序系統(tǒng)可加快設(shè)計(jì)和調(diào)試
眾所周知,電子系統(tǒng)在所有行業(yè)中都變得越來(lái)越復(fù)雜。這種復(fù)雜性如何滲透到電源設(shè)計(jì)中并不那么明顯。例如,功能復(fù)雜性通常通過(guò)使...
通過(guò)縮短測(cè)試時(shí)間減少ASIC設(shè)計(jì)中的DFT占位面積
ASIC,如名稱所定義,是為特定應(yīng)用而設(shè)計(jì)的。可以使用不同的技術(shù)來(lái)創(chuàng)建ASIC,但由于高可靠性和低成本,CMOS很常見。對(duì)于...
詳細(xì)分析DPU認(rèn)識(shí)的四個(gè)層級(jí)
云計(jì)算是由IaaS、PaaS以及SaaS組成的分層服務(wù)體系,計(jì)算、存儲(chǔ)和網(wǎng)絡(luò)是IaaS層核心的三類服務(wù)。
靜態(tài)時(shí)序分析是一種重要的邏輯驗(yàn)證方法,設(shè)計(jì)者根據(jù)靜態(tài)時(shí)序分 析的結(jié)果來(lái)修改和優(yōu)化邏輯,直到設(...
FPGA芯片中邏輯資源和門是如何對(duì)應(yīng)的
而且現(xiàn)在的LUT都是4輸入或者6輸入,可以做成邏輯門的組合,跟普通的邏輯門個(gè)數(shù)肯定不會(huì)是一對(duì)一關(guān)系。今天我們來(lái)看下這個(gè)關...
函數(shù)和任務(wù)可以在使用它們的模塊或接口中定義。定義可以出現(xiàn)在調(diào)用函數(shù)或任務(wù)的語(yǔ)句之前或之后完成,函數(shù)和任務(wù)也可以在包...
FPGA中邏輯資源和門是如何進(jìn)行對(duì)應(yīng)的
而且現(xiàn)在的LUT都是4輸入或者6輸入,可以做成邏輯門的組合,跟普通的邏輯門個(gè)數(shù)肯定不會(huì)是一對(duì)一關(guān)系。今天我們來(lái)看下這個(gè)關...
到目前為止,集成電流傳感器(ICS)的發(fā)展是緩慢而漸進(jìn)的。多年來(lái),目前的測(cè)量技術(shù)越來(lái)越受到發(fā)展,專注于高密度組件的小型化,這些組件也可以...
2022-10-20 標(biāo)簽:asic霍爾效應(yīng)電流傳感器 2154 0
機(jī)器視覺(jué)檢測(cè)中如何提高檢測(cè)圖像處理速度
機(jī)器視覺(jué)(Machine Vision)是人工智能領(lǐng)域中發(fā)展迅速的一個(gè)重要分支,目前正處于不斷突破、走向成熟的階段。 ? 一般認(rèn)為機(jī)器視...
2022-10-18 標(biāo)簽:asic圖像處理機(jī)器視覺(jué) 2054 0
ASIC單個(gè)模塊的設(shè)計(jì)和優(yōu)化思路
ASIC設(shè)計(jì)中詳細(xì)設(shè)計(jì)方案的確定非常重要,同樣的設(shè)計(jì),別人可以用比你小30%的面積和少30%的處理時(shí)間來(lái)實(shí)現...
基于ASIC單個(gè)模塊的設(shè)計(jì)/優(yōu)化思路
ASIC設(shè)計(jì)中詳細(xì)設(shè)計(jì)方案的確定非常重要,同樣的設(shè)計(jì),別人可以用比你小30%的面積和少30%的處理時(shí)間來(lái)實(shí)現...
在NVIDIA Spectrum交換機(jī)上使用精確定時(shí)協(xié)議計(jì)算和同步時(shí)間
PTP 使用一種算法和方法在基于數(shù)據(jù)包的網(wǎng)絡(luò)上同步各種設(shè)備上的時(shí)鐘,以提供亞微秒精度。 NVIDIA Spectrum 支持一步和兩步模式的...
基于使用FPGA實(shí)現(xiàn)低延遲的成像系統(tǒng)
上面的架構(gòu)是比較通用的架構(gòu),官方也有例程可以參考,但是上面架構(gòu)多了一個(gè)VDMA,這就導(dǎo)致視頻傳輸?shù)臅r(shí)候有1到幾幀的延遲,這對(duì...
2022-10-08 標(biāo)簽:fpgaasic成像系統(tǒng) 3559 0
無(wú)毛刺電壓監(jiān)控器IC不再只是一個(gè)概念
可靠的電壓監(jiān)控器IC始終是工業(yè)界的行業(yè)需求,因?yàn)樗梢蕴岣呦到y(tǒng)可靠性,并在電壓瞬變和電源故障時(shí)提升系統(tǒng)性能。半導(dǎo)體制造...
SmartNIC架構(gòu)設(shè)計(jì):FPGA,MP和ASIC
在 Catapult 設(shè)計(jì)中,考慮到 FPGA 的管理和使用,同機(jī)架下的所有 FPGA 以 6×8 的 2 維 Torus 網(wǎng)絡(luò)拓?fù)涞男问浇M成一...
深入探討異構(gòu)計(jì)算和CXL標(biāo)準(zhǔn)的版本
CXL 3.0 中最重要的變化是內(nèi)存共享和設(shè)備到設(shè)備的通信。主機(jī) CPU 和設(shè)備現(xiàn)在可以在相同的數(shù)據(jù)集上協(xié)同工作...
芯片設(shè)計(jì)之ASIC設(shè)計(jì)流程和邏輯綜合
邏輯綜合(Logic Synth.)過(guò)程需要約束(Stat. Wire Model)以產(chǎn)生規(guī)定條件下的電路。具體電路設(shè)計(jì)完成后,需進(jìn)行門級(...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題 教程专题
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |