同樣，當需要讀SPI Flash 中的數(shù)據(jù)時，將SPI Flash 中的串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)送入FPGA 中，系統(tǒng)由閑置狀態(tài)進入串行數(shù)據(jù)并行移位狀態(tài)，在此狀態(tài)啟動延時模塊，SPI Flash 輸出1 bit 數(shù)據(jù)需要48個系統(tǒng)周期，輸出8 bit 數(shù)據(jù)就要48伊8 個系統(tǒng)周期，即s_di 要保持48伊8 個系統(tǒng)周期，首先將miso 的值賦給s_di［0］，將s_di 左移一位，當延時48 個周期后，反復(fù)上述操作，直到將8 bit miso 數(shù)據(jù)都輸出給s_di，經(jīng)過傳輸?shù)却隣顟B(tài)回到閑置狀態(tài)，完成了一個字節(jié)數(shù)據(jù)的讀出。

　　3 系統(tǒng)仿真結(jié)果與分析

　　SPI Flash 控制器在Xilinx ISE12. 2 編程環(huán)境下實現(xiàn)，結(jié)合自帶的仿真軟件Isim 進行仿真。板上調(diào)試時鐘選為48 MHz，經(jīng)測試數(shù)據(jù)傳輸準確無誤。由于篇幅有限，本文僅對寫Flash 和讀Flash 給出仿真波形圖并進行分析。

　　3. 1 寫Flash 仿真與分析

　　寫Flash 仿真波形如圖9 所示。

　　由圖9 可以看出，當SPI Flash 控制器進入到傳輸數(shù)據(jù)（tx_data）狀態(tài)，這時s_wr 變高（s_wr 在傳輸指令及數(shù)據(jù)地址時也保持為高電平狀態(tài)），并在整個字節(jié)的寫入程中保持高電平狀態(tài)，在s_df 的控制下開始傳輸數(shù)據(jù)，經(jīng)過8 個clk 周期SPI Flash 控制器通過一個移位寄存器將從s_do 獲取的用戶端數(shù)據(jù)逐位輸出給SPI Flash。

　　3. 2 讀Flash 仿真與分析

　　讀Flash 仿真波形如圖10 所示。

　　由圖10 可以看出，當SPI Flash 控制器進入到讀數(shù)據(jù)（rxdata）狀態(tài)時，spi_rd 變高，并在整個字節(jié)的讀數(shù)據(jù)過程中保持高電平狀態(tài)，經(jīng)過8 個clk 周期SPI Flash 控制器通過一個移位寄存器將從SPI Flash 中讀取得的1 字節(jié)數(shù)據(jù)寄存起來，最后在通過s_di 輸出給用戶。

　　4 結(jié)語

　　本文以實際應(yīng)用為出發(fā)點， 實現(xiàn)了一個基于FPGA 的SPI Flash 控制器，并重點分析了其工作狀態(tài)轉(zhuǎn)換過程。該控制器能夠很好地實現(xiàn)對FPGA 芯片進行在線配置，具有廣泛的應(yīng)用價值。該方法具有較高的可移植性，以及簡單方便的用戶接口，并且控制器經(jīng)過簡單的修改就可以用于控制其它型號的SPI Flash 芯片，因此具有很高的可兼容性。