按照寫Flash 的時序設計狀態機，當寫使能有效時，狀態機由閑置狀態（idle）進入傳輸寫使能指令狀態（tx_cmd），經過寫使能指令等待狀態（wait1）進入到傳輸擦除指令狀態（tx_erase），然后經過傳輸擦除指令等待狀態（wait2） 后，擦除命令執行完畢。接著執行寫Flash 的操作，首先還是進入傳輸寫使能指令狀態（tx_cmd）和寫使能等待狀態，然后進入傳輸頁面編程指令狀態（tx_pro），經過三個字節的傳輸地址狀態（txadd）進入到傳輸數據狀態（txdata），輸入完256 個字節的數據后，進入到清除指令（clr_cmd）狀態，最后恢復到閑置（idle）狀態。寫Flash 狀態機如圖6 所示。

　　當需要執行讀Flash 的操作時，應該首先按照Flash 的讀數據指令時序將串行數據轉化為并行數據讀入FPGA的BlockRAM 中，然后從BlockRAM 中將數據讀入到上層用戶。W25Q80BV 的讀數據指令的時序圖如圖7 所示。

　　由圖7 可以看出，W25Q80BV 的讀數據指令時序比較簡單，在/ CS（ 片選信號） 信號拉低以后的時鐘第一個上升沿，按照高位在前低位在后的順序將讀數據指令03H 送到Flash 中，接著將所需讀取內容的3 個字節的首地址送入Flash，在輸入完畢后的第一個時鐘下降沿，該首地址所指向的8 bit 數據便會按照從高位到低位的順序輸出。輸出完畢后，地址會自動遞增，然后指向下一個地址。接著輸出下一個地址所指向的數據，并且當地址到達最高位后將會自動轉回到首地址000000h，按照上述操作循環執行，就可讀出Flash 中所有的內容，一直到拉高/ CS 片選信號為止［5］ 。

　　按照讀Flash 的時序設計狀態機，Flash 中的數據只要按照讀時序要求就可以順利讀入FPGA 中進行運算。狀態機由閑置狀態（idle） 進入傳輸讀數據指令狀態（tx_cmd），讀數據指令同樣需要3 個字節的地址數據來指定讀取據存儲空間的起始地址，當芯片被選中時，就可以一直不斷地從SPI Flash 中讀取數據。接著SPI Flash 控制器經過傳輸地址（txadd）狀態進入到讀數據（rxdata） 狀態，如果還有未傳輸完的數據（即byte_count 未計數到256），SPI Flash 控制器則繼續留在讀數據狀態，直到所需讀取的數據都傳輸完后，再進入到清除指令（clr_cmd）狀態，最后恢復到閑置（idle）狀態。讀Flash 狀態機如圖8 所示。

　　2. 3 BlockRAM 模塊

　　由于本設計選用的Flash 容量較大，一般FPGA 沒有這么大的存儲空間，所以FPGA 中需要調用數據緩沖存儲器BlockRAM。它是由Xilinx 提供的IPCore，設計比較方便，而且靈活、高效、不容易出錯。BlockRAM有兩個完全獨立的端口科技進入共享的存儲空間，兩個端口都有讀/ 寫接口。IP 允許使用者在FPGA 內部快速建立優化的存儲器資源，本系統采用單端口設計，在BlockRAM 屬性選擇中將端口A 的寬度選為8，將深度選為256，配置選項選為Read And Write（讀和寫），寫模式選為Write After Read。當向BlockRAM 中寫數據時，將WEA 和ENA 置位，并輸入地址和數據即可;當需要從BlockRAM 中讀數據時，由于采用了Read And Write 模式，所以只要將地址輸入給BlockRAM，就會順利的將指定地址的數據讀出［6］ 。

　　2. 4 SPI 接口模塊

　　在此模塊中將設計分為三大塊：并行數據串行移位，分頻，串行數據并行移位。SPI Flash 的工作時鐘是由外部控制器提供的，本設計中主時鐘為48MHz，取4 點進行采樣，每到一個采集點，時鐘翻轉一次，完成分頻，分頻得到的時鐘1 MHz 作為SPI Flash 的時鐘輸入。

　　由從Flash 控制器中得到的數據為并行數據，但SPI Flash 為串行接口，所以SPI 接口模塊主要功能是將FPGA 發送的并行數據轉化為串行數據輸出給SPI Flash，系統由閑置狀態進入并行數據串行移位狀態，啟動延時模塊，s_do 的值要保持48伊8 個系統周期才能使得mosi 在一個SPI 周期輸出1 bit 數據，同時移位寄存器左移1 bit，將最高位賦給mosi 輸出，如此反復直到輸出8 bit 數據，為滿足SPI Flash 的響應時間，系統增加傳輸等待狀態，經過傳輸等待狀態又回到閑置狀態，完成了一個字節數據的寫入。