基于PC機與FPGA的脈沖雷達通信系統設計 - 全文

　　使用WinPcap 自定義通信幀格式，實現一種PC 機與FPGA 之間雙向高速數據傳輸的方法，繞過TCP 協議和IP 協議，只涉及到鏈路層和物理層，降低了FPGA 端的協議解析復雜度、減少拆包時間和時延，且突發速率達到1Gbit /s。

　　0 引言

　　近年來，FPGA（ Field Programable GateArray，現場可編輯門陣列）在通信領域的應用越來越廣泛，FPGA 運行速度快，容易實現大規模系統，內部程序并行運行，但進行高精度復雜運算處理是FPGA 的劣勢，同時由于計算機具有強大的運算和處理能力，可以將高精度復雜運算由PC 機完成后再交由FPGA完成其他工作。千兆以太網作為一種高速以太網技術，仍采用了與10M 以太網相同的幀格式、幀結構、網絡協議、全/半雙工工作方式、流控模式以及布線系統。利用千兆以太網，可以方便地構建PC機與FPGA 的高速數據傳輸系統。

　　1 總體設計

　　系統總體設計如圖1 所示，數據通過PC 機的網卡發送，利用千兆以太網作為傳輸媒介，傳輸至FPGA 端時首先通過SFP 光模塊進行電光轉換，然后到達FPGA 的Rocket－IO PHY 層，該層是高速的串行收發器，可對數據進行單工或雙工的收發。接收完成的數據被送至MAC 層進行地址解析與校驗，只有當解析與校驗結果正確且FIFO 不滿時，數據才能被寫入FIFO。寫入FIFO 的數據可被后續的用戶邏輯進行相關的數據處理。

　　在PC 端，考慮到所傳輸數據具有較為固定的格式且傳輸速率很高，將不采用傳統的套接字服務（ SOCKET），改為在Winpcap 驅動基礎上構造并發送或接收自定義的數據包格式。該數據包格式對傳統的以太網數據包格式進行大量簡化，繞過TCP 和IP 協議，只設計數據鏈路層與物理層，降低FPGA 端協議解析的復雜度，減少拆包時間與時延。

　　1．1 Winpcap 簡介

　　WinPcap 是應用于Win32 平臺的數據包捕獲與網絡分析的一種體系結構，為Win32 應用程序提供訪問網絡底層的能力，其主要思想來源于Unix 系統中BSD 包捕獲構架。WinPcap 主要由3 個模塊組成：

　　（ 1） NPF 包過濾器，數據包監聽設備驅動程序，是架構的核心，它工作在內核級，主要功能是過濾數據包。它直接從數據鏈路層取得網絡數據包，不加修改地傳給運行在用戶層的應用程序，也允許用戶發送原始數據包。

　　（ 2） Packet.dll 是低級的動態鏈接庫，運行在用戶級，把應用程序和數據包監聽設備驅動隔離開來，使得程序可以不加修改地在不同的Windows 系統上運行。通過Packet． dll 提供的能用來直接訪問BPF驅動程序的包驅動API，利用“raw”模式發送和接收包。不同Windows 系統上的Packet． dll 并不相同，但由于它提供了一套相同的調用接口，這樣使得高級系統無關庫不依賴于特定的Windows 平臺。

　　（ 3） Wpcap． dll 是高級系統無關庫，也工作在用戶級，它和應用程序編譯在一起，并使用低級動態連接庫Packet． dll 提供的服務，向應用程序提供完善的監聽接口。

　　由于WinPcap 的主要功能在于獨立于主機協議（如TCP /IP）來發送和接收原始數據包。即WinPcap 不能阻塞、過濾或者控制其他應用程序數據包的發送，它僅僅只是監聽共享網絡上傳送的數據包。利用WinPcap 驅動程序發出的數據包將不含有IP頭和TCP 頭，只含有MAC 地址和數據，簡化了硬件上的數據幀格式解析。

　　1． 2 自定義數據幀格式

　　以太網可以工作在10Mb /s，100Mb /s，1Gb /s等，同時它可以工作于多種傳輸媒體下，但是所有類型的以太網都有一個統一的幀結構。前導碼（ 7 字節）、幀起始定界符（ 1 字節）、目的MAC 地址（ 6 字節）、源MAC 地址（ 6 字節）、類型/長度（ 2 字節）、數據（ 46 ～ 1500 字節）、幀校驗序列（ 4 字節）。

　　如PC 機端使用普通的網口編程方法，會帶有IP 頭和TCP 頭等，給FPGA 端拆包、協議解析帶來復雜度。為此采用WinPcap 驅動編程，實現FPGA與PC 網口之間的自定義數據幀格式，使FPGA 端接收到得數據幀格式為類似802． 3 協議的以太網數據包格式，但不會含有IP 頭和TCP 頭等協議開銷，具體如表1 所示。

　　其中，控制標志用于對FPGA 的寄存器進行設置控制; 校驗同標準100Base － T 幀的FCS 域，內容為32bit 的CRC 檢驗值，檢驗范圍包括目的地址、源地址、控制、信息數據4 個字段。

　　對以太網進行CRC 運算的數據是并行輸入的，要根據PC 上（ Windows 操作系統環境）數據的組織方式對余數進行調整，如果是Big Endian 的組織方式則將余數按位取反得到CRC 數據，如果是Little Endian 的數據組織方式則先要將余數進行位置互換，然后再按位取反。本設計中是Big Endian 的組織方式。

　　PC 端收發網口數據時，前導碼、界定符、幀校驗3 項由網卡自動處理。FPGA 端處理網口數據，則要按以上幀格式處理。

　　2 PC 機端軟件設計

　　在PC 端，軟件的編寫基于Winpcap 驅動程序。本設計中使用的是Winpcap3． 1 版本，在安裝好驅動程序WinPcap_3_1． exe 后，解壓縮WpdPack_3_1． zip文件至一自定義目錄，現假設為D： \ wpdpack_3 _1下，然后將其中lib 文件下的wpcap． lib 文件復制到所建的工程目錄下。

　　在VC2005 工程屬性下，打開C + + 選項，在附加包含目錄中，添加剛才WpdPack_3_1． zip解壓目錄路徑，現為d： \wpdpack_3_1 \WpdPack\Include; 在鏈接器選項中，在輸入的附加依賴項中添加wpcap． lib。然后，在需要調用winpcap 函數的CPP 文件的開頭，添加#include “ pcap． h”。數據包發送與接收流程如圖2 所示。

　　3 FPGA 硬件設計與實現

　　FPGA 硬件部分采用Xilinx 公司的V5 系列芯片，基于VHDL 硬件描述語言實現。V5 芯片內嵌Tri-mode Ethernet Media Access Controller 硬核，該硬核與RocketIO 聯合可以1000Base－X （即1000Base－X PCS /PMA）。

　　1000BASE-X 物理標準被定義為與一個光學結構媒介相連接的物理子層。當前存在的兩種常見方式： 1000BASE－LX 和1000BASE－SX（長波和短波激光），它們都可以通過將RocketIO 連續收發器與適當的GBIC 或SFP 光學收發器相連來得到。本設計采用SFP 與RocketIO 相連接的方案，數據從PC 端網口通過千兆以太網送至SFP 光模塊，然后達到FPGA 的RocketIO 模塊。

　　RocketIO 是一種高速的串行收發器，采用兩對差分對來進行數據的發送和接收，可以實現兩個單工或一對全雙工的數據傳輸。RocketIO 包括PMA（ Physical Media Attachment，物理媒介適配層）和PCS（ Physical Coding Sublayer，物理編碼子層）兩個子層。其中，PMA 子層主要用于串行化和解串，PCS主要包括線路編碼和CRC 校驗編碼。

　　MAC 層首先完成源地址和目的地址的解析，并開始對自定義格式的數據幀中相關字段進行CRC校驗，若地址正確則輸出數據寫使能信號，數據加載至FIFO 模塊。只有當寫使能被聲明且FIFO 不滿時，數據才從輸入bus（ DIN）加載，同時寫應答（ WR_ACK）被聲明。

　　FPGA 接收時序如圖3 所示。