4 系統FPGA 功能設計

系統各模塊FPGA 設計是水下三維場景實時成像系統的核心，一共包括3 個部分：子板FPGA 設計，主板高性能FPGA 設計和主板接口FPGA 設計。

4.1 子板FPGA 設計

子板FPGA 主要完成ADC 芯片的控制、數據的采集、24 點離散傅里葉變換(Discrete Fourier Transform, DFT)運算與主信號處理板的通信等功能。如圖3 所示，在子板FPGA中，A/D 采樣控制模塊從48 個通道串行讀取數據，并分存在6 個大小均為6 KB 的雙口RAM 內。數據處理模塊按通道順序，依次從6 個RAM 中讀出24 個采樣點，并對采樣數據進行DFT 計算，計算得到一個頻點為300 kHz 的DFT值。數據轉換與發送模塊按通道順序讀取DFT 計算結果，將單端信號轉成差分信號，通過LVDS 接口將數據上傳。同時FPGA 通過SPI 接口向D/A 轉換器發送數據，經轉換后的模擬信號輸出TVG 控制信號，以控制采樣信號壓縮比。

4.2 主板高性能FPGA設計

為了實現對48×48 路信號的大規模數據處理，最終完成128×128 個波束形成， 系統選擇了高性能的Xilinx Virtex-5 系列FPGA。由于系統數據運算量很大，任何一塊FPGA 都無法獨立完成，因此根據最終形成的波束數，將采集數據平均分配給4 塊FPGA 同步進行處理與計算，并通過彼此的數據交互完成波束形成，如圖4 所示。

每塊Virtex-5 從12 塊子板接收數據后儲存。一級波束形成模塊從數據存儲模塊讀取數據，計算形成12 條線性陣在一個方向上的波束，并將數據存儲。一級波束形成的中間數據有1/4 結果被保留，其他3/4 通過自定義高速差分對數據線傳遞給其他3 塊Virtex-5，同時每塊Virtex-5 從其他3 塊Virtex-5 得到中間波束。二級波束形成模塊從中間數據存儲模塊讀取數據，計算形成12 條線性陣在另一個方向上的波束。每塊Virtex-5 共完成32×128 個波束形成。最終數據經DDR2 緩存，通過2 對差分傳輸線傳輸給主板接口FPGA。

數據存儲模塊和中間數據存儲模塊都分配1 個雙口RAM，1 個作為數據接收緩存的FIFO 和1 個作為數據發送的FIFO。DDR2 控制器由DDR2_WR 模塊和FPGA 內部DDR2 讀寫控制IP 核組成，數據流如圖5 所示。DDR2_WR模塊按照一定的順序從寫入數據FIFO 中讀出12 塊子板的波束形成結果，并按照讀取的先后順序寫入DDR2 中，讀出數據FIFO 在寫DDR2 操作的間隙從DDR2 中讀出數據。

嵌入式處理器PowerPC 通過系統I2C 總線對每塊Virtex-5 的寄存器進行讀寫操作，修改TVG 參數，并通過
Virtex-5 將TVG 參數發送給每塊子板，達到對每個采樣模塊進行增益控制的功能。

4.3 主板接口FPGA 設計

主板接口FPGA 負責將4 片主板高性能FPGA 上傳的數據合并，便于PowerPC 讀取。PowerPC 控制FPGA 生成脈沖信號，驅動系統發射聲學信號，并通過FPGA 控制子板開始采集數據。數據匯總完成后生成中斷信號，PowerPC根據中斷信號讀取數據。具體工作流程如圖6 所示。

5 系統軟件設計

系統軟件設計分為2 個部分完成：(1)在PowerPC 上完成的嵌入式操作系統移植與應用軟件開發；(2)在主控PC上完成的實時可視化顯示系統設計。

5.1 PowerPC 軟件設計

嵌入式處理器PowerPC 采用嵌入式Linux 操作系統為核心，完成整個操作系統的移植、系統啟動代碼開發、驅動程序開發和應用程序開發等多層次任務。系統構架如圖7所示。

?

系統構架分為3 個層次：(1)完成系統Boot loader 開發，以及文件系統鏡像、啟動腳本等。(2)在操作系統上開發1 000 兆以太網驅動、TVG 驅動、FPGA 驅動、時鐘驅動。(3)應用程序實現與主控PC 和主板等數據交互、數據處理、網絡通信、命令交互、TVG 控制、參數設置、代碼更新、時鐘傳輸等功能。

5.2 實時可視化顯示系統設計

實時可視化顯示系統的全部功能一共可以劃分為4 個部分，如圖8 所示。

數據模塊通過網絡接收相控陣上傳的數據，一方面直接對數據進行實時可視化處理，另一方面將數據保存以用于離線處理。三維建模模塊是本系統的主要功能模塊，單幀匹配是將相鄰點連接成三角面片，使點集形成拓撲結構[11]。精確配準是采用鄰近點迭代(Iterated Closest Point,ICP)算法把點集擺放在更加合適的位置[12]。圖像拼接是使輸入的新幀與舊幀融合成一幀更加完整的圖像。在參數控制模塊分別對三維建模模塊和顯示模塊進行參數控制。顯示模塊是將單幀匹配結果顯示在小窗口中，將全局配準和拼接結果顯示在大窗口中，各窗口皆具有交互顯示功能。其中，參數控制模塊包括聲納控制、算法管理和顯示方式控制。聲納控制包括測量量程和采集模式控制，算法管理包括配準精度和拼接分辨率控制，顯示方式包括配色方案和幀率控制。