摘 要：針對(duì)目前水下三維聲納實(shí)時(shí)成像系統(tǒng)前端信號(hào)通道多、波束形成計(jì)算量大的問(wèn)題，提出一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的水下三維場(chǎng)景實(shí)時(shí)成像系統(tǒng)。采用FPGA 陣列控制多路信號(hào)同步采樣，優(yōu)化波束形成算法對(duì)海量數(shù)據(jù)進(jìn)行并行處理，同時(shí)利用嵌入式處理器PowerPC 控制系統(tǒng)，最終由主控PC 完成三維圖像實(shí)時(shí)顯示。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠在水下200 m 的范圍內(nèi)實(shí)現(xiàn)分辨率為2 cm 的三維成像，三維圖像刷新率可達(dá)20 幀/秒。

1 概述

近年來(lái)，隨著人們對(duì)海洋資源的不斷需求與開發(fā)，水下探測(cè)技術(shù)得到了飛速發(fā)展。人們對(duì)海洋的主要探測(cè)手段是聲波，即聲納技術(shù)。因此，利用聲納進(jìn)行水下探測(cè)成為了當(dāng)今海洋研究的重點(diǎn)課題。然而，大部分聲納系統(tǒng)都是通過(guò)聲波來(lái)判斷有無(wú)聲納目標(biāo)，以及目標(biāo)的方位和距離。目前，國(guó)內(nèi)外在海底三維聲納成像技術(shù)方面已經(jīng)取得了一定的成果[1]。例如：美國(guó)RESoN 公司開發(fā)的新一代數(shù)字聲納SeaBat8125，歐洲共同體和挪威共同開發(fā)的Echoscope系列三維聲納，美國(guó)的海洋工業(yè)公司開發(fā)的雙頻識(shí)別聲納以及美國(guó)的Farsounder 公司開發(fā)的三維前視聲納[2-3]。我國(guó)三維成像聲納也得到一定的發(fā)展，中科院聲學(xué)所、715 所和哈爾濱工程大學(xué)等單位等都研制了三維聲納成像系統(tǒng)的試驗(yàn)樣機(jī)并發(fā)表了相關(guān)論文[4]。但這些聲納成像技術(shù)大多基于二維映射三維圖像，或者小范圍的慢速三維成像，成像效果不佳，實(shí)時(shí)性太差[5]。

本文提出基于三維聲納探測(cè)技術(shù)的水下三維場(chǎng)景實(shí)時(shí)成像系統(tǒng)，設(shè)計(jì)并實(shí)現(xiàn)48×48 路信號(hào)的同步采樣，128×128 個(gè)空間波束形成的大規(guī)模數(shù)據(jù)處理和實(shí)時(shí)水下三維場(chǎng)景成像。

2 系統(tǒng)總體設(shè)計(jì)

2.1 系統(tǒng)技術(shù)特點(diǎn)

目前，實(shí)時(shí)高分辨率的三維聲納系統(tǒng)面臨2 個(gè)問(wèn)題[6]：

(1)大量前端信號(hào)通道的硬件成本昂貴；(2)進(jìn)行波束形成算法所需的乘累加計(jì)算量大。

首先，該系統(tǒng)采用了優(yōu)化后的模擬退火算法[7]，對(duì)二維平面上的每一個(gè)換能器分配權(quán)重系數(shù)，在最大旁瓣可以接受的條件下，部分換能器的權(quán)重系數(shù)可以分配為0，即達(dá)到對(duì)換能器稀疏化，減小系統(tǒng)運(yùn)算量的效果[8]。最終實(shí)現(xiàn)系統(tǒng)2 304(48×48)個(gè)換能器組成的聲學(xué)信號(hào)接收平面陣。

同時(shí)，該系統(tǒng)采用優(yōu)化后的分步波束形成算法，將空間入射的聲波信號(hào)進(jìn)行空間分解，對(duì)相移參數(shù)進(jìn)行優(yōu)化，從而減小相移參數(shù)儲(chǔ)存空間，并將聲學(xué)信號(hào)接收平面陣劃分成48 條線性子陣，分組并行實(shí)現(xiàn)分步波束形成，最終完成128×128 個(gè)波束形成[9]。

由于FPGA 具有數(shù)據(jù)位寬可配置性、多級(jí)流水線處理以及內(nèi)部集成大量的數(shù)字信號(hào)處理單元(DSP Slices)等特性，因此FPGA 在聲納信號(hào)處理方面的運(yùn)算效率遠(yuǎn)大于數(shù)字信號(hào)處理器(DSP)的運(yùn)算效率[10]。為了做到實(shí)時(shí)的海量數(shù)據(jù)處理，該系統(tǒng)采用了基于FPGA 平臺(tái)的系統(tǒng)設(shè)計(jì)，利用FPGA 陣列對(duì)數(shù)據(jù)進(jìn)行并行處理，并通過(guò)陣列間的數(shù)據(jù)交互完成波束形成。

2.2 系統(tǒng)總體構(gòu)架

水下三維場(chǎng)景實(shí)時(shí)成像系統(tǒng)總體結(jié)構(gòu)如圖1 所示，由48 塊子板、主板和主控PC 組成。子板負(fù)責(zé)完成信號(hào)采集功能，主板負(fù)責(zé)完成波束形成與數(shù)據(jù)匯總，并實(shí)現(xiàn)對(duì)子板的采樣控制和與主控PC 通信的功能，最終在主控PC 上完成實(shí)時(shí)三維成像。其中，每塊子板有48 個(gè)信號(hào)接收通道。

3 系統(tǒng)硬件設(shè)計(jì)

3.1 子板硬件設(shè)計(jì)

子板主要由輸出放大器ADA4841、4 路功率放大器SSM2164、12 bit 串行AD 轉(zhuǎn)換器ADS7886 和DA 轉(zhuǎn)換器LTC2641、LTC1019、Xilinx Spartan-3E 系列FPGA XC3S1200E以及其他外圍電路構(gòu)成。

子板數(shù)據(jù)采集功能如圖2 所示。各通道首先對(duì)從換能器接收的微弱的電信號(hào)進(jìn)行調(diào)理，將信號(hào)通過(guò)一個(gè)高通濾波器濾除中低頻的環(huán)境噪聲后，再經(jīng)過(guò)一款二階帶通濾波器，以實(shí)現(xiàn)當(dāng)輸入信號(hào)頻率大于570 kHz 時(shí)使信號(hào)衰減20 dB 以上，同時(shí)保證有效的信號(hào)范圍270 kHz~330 kHz(考慮水聲信號(hào)的多普勒頻移)衰減小于3 dB。然后在外部同源時(shí)鐘驅(qū)動(dòng)下，Spartan-3E 控制A/D 采樣芯片對(duì)聲學(xué)信號(hào)的幅度和相位信息進(jìn)行同步A/D 采樣和采樣數(shù)據(jù)處理，并通過(guò)低壓差分信號(hào)(Low-voltage Differential Signaling, LVDS)接口將數(shù)據(jù)上傳主板。同時(shí)，Spartan-3E 通過(guò)串行外設(shè)接口(Serial Peripheral Interface, SPI)向D/A 轉(zhuǎn)換器發(fā)送數(shù)據(jù)，經(jīng)轉(zhuǎn)換后輸出時(shí)間增益(Time Variation of Gain, TVG)控制信號(hào)，以控制采樣信號(hào)壓縮比。

3.2 主板硬件設(shè)計(jì)

主板主要由1 片PowerPC 嵌入式處理器MPC8313、1 片Xilinx Spartan-3E 系列FPGA XC3S1200E 和4 片高性能Xilinx Virtex-5 系列FPGA XC5VSX95T，以及其他外圍電路組成。

每塊Virtex-5 通過(guò)LVDS 接口接收12 塊子板上傳的數(shù)據(jù)，通過(guò)高速差分對(duì)數(shù)據(jù)線彼此進(jìn)行數(shù)據(jù)交互。每塊Virtex-5對(duì)數(shù)據(jù)進(jìn)行計(jì)算處理并完成波束形成，經(jīng)2 片64 MB 外部DDR2 暫存，將波束形成結(jié)果上傳至Spartan-3E 進(jìn)行數(shù)據(jù)匯總。MPC8313 通過(guò)外設(shè)部件互連標(biāo)準(zhǔn)(Peripheral Component Interconnect, PCI)接口對(duì)Spartan-3E 中的數(shù)據(jù)進(jìn)行讀取，將波束形成匯總結(jié)果通過(guò)千兆以太網(wǎng)口傳輸給PC 主控機(jī)。同時(shí)，MPC8313 使用系統(tǒng)雙線式串行(Inter-integrated Circuit,I2C)總線對(duì)Virtex-5 寄存器進(jìn)行配置，生成D/A 驅(qū)動(dòng)信號(hào)下發(fā)子板。MPC8313 外圍擴(kuò)展有Nor Flash 用于存儲(chǔ)系統(tǒng)代碼，Nand Flash 用于存儲(chǔ)有效傳感器的編號(hào)和相應(yīng)的權(quán)重系數(shù)等系統(tǒng)相關(guān)數(shù)據(jù)。