Actel Fusion的特點(diǎn)

　　單芯片

　　以 Flash 為基礎(chǔ)的 FPGA 將配置信息儲(chǔ)存在片上 Flash 單元中，一旦完成編程后，配置數(shù)據(jù)就會(huì)成為 FPGA 結(jié)構(gòu)的固有部分，在系統(tǒng)上電時(shí)并無(wú)需載入外部配置數(shù)據(jù)。以 Flash 為基礎(chǔ)的 Fusion 融合 FPGA 無(wú)需額外的系統(tǒng)元件，如傳統(tǒng) SRAM FPGA 配置用的串行非揮發(fā)性內(nèi)存 （EEPROM） 或以 Flash 為基礎(chǔ)的微控制器，它們都是用來(lái)在每次上電時(shí)對(duì)傳統(tǒng) SRAM FPGA 加載程序的。增加的融合功能可在電路板上省去多個(gè)附加元件，如 Flash 內(nèi)存、分立模擬 IC 、時(shí)鐘源、EEPROM ，以及實(shí)時(shí)時(shí)鐘等，從而減低系統(tǒng)成本和電路板空間需求。

　　低功率

　　Fusion 器件具有類似于 ASIC 的功率特性，因而適用于電池供電產(chǎn)品和其它對(duì)功耗敏感的應(yīng)用。使用Fusion 器件時(shí)，并不會(huì)出現(xiàn)加電浪涌電流和大電流轉(zhuǎn)換，而這是許多 SRAM FPGA 器件所面對(duì)的問題。Fusion 器件還具有低靜態(tài)和動(dòng)態(tài)功耗，能實(shí)現(xiàn)最多的功率節(jié)省。這些器件支持睡眠和待機(jī)模式運(yùn)作，可大幅降低功耗。Fusion 器件的另一個(gè)獨(dú)特性能是在非活動(dòng)期間于正常時(shí)鐘速度和低時(shí)鐘運(yùn)作速度之間進(jìn)行動(dòng)態(tài)轉(zhuǎn)換，并在需要時(shí)轉(zhuǎn)為全速運(yùn)作。

　　上電即行

　　以 Flash 為基礎(chǔ)的Fusion 器件具有上電即行 （LAPU） 特性，一旦施加正常運(yùn)作規(guī)格內(nèi)的系統(tǒng)功率，F(xiàn)usion 器件即可工作。這種上電即行特性能夠大幅簡(jiǎn)化整體系統(tǒng)設(shè)計(jì)，并往往可以省去系統(tǒng)中復(fù)雜的可編程邏輯器件 （CPLD） 。

　　安全性

　　Fusion 器件包含了 Microsemi FlashLock? 功能，提供可重編程性和設(shè)計(jì)安全性的獨(dú)特組合，且無(wú)外部元件費(fèi)用。這些優(yōu)點(diǎn)只有通過帶非揮發(fā)性 Flash 內(nèi)存的 FPGA 才能實(shí)現(xiàn)。Fusion 器件具有基于 Flash 的 128 位安全保護(hù)機(jī)制和業(yè)界領(lǐng)先的片上 AES 解碼內(nèi)核，用于保護(hù)經(jīng)編程的 IP 和配置數(shù)據(jù)。 128 位 AES 是政府機(jī)構(gòu)認(rèn)可速度更快、安全性更高的加密算法，可以替代 DES 。目前，F(xiàn)usion 器件具有最完備的可編程邏輯安全解決方案。以 AES 加密技術(shù)為基礎(chǔ)的Fusion 器件可讓設(shè)計(jì)人員安全地完成系統(tǒng)設(shè)計(jì)和 Flash 內(nèi)容的遠(yuǎn)程更新 （通過公共網(wǎng)絡(luò)如互聯(lián)網(wǎng)等），確保具價(jià)值的 IP 不會(huì)遭受系統(tǒng)過建、復(fù)制和 IP 盜竊等問題所侵害。雖然編寫在Fusion 器件中的 FPGA 設(shè)計(jì)不能讀回，但可對(duì)其進(jìn)行安全的設(shè)計(jì)驗(yàn)證操作。Fusion 器件采用了許多器件設(shè)計(jì)和布局工藝技術(shù)，使到入侵攻擊難以得逞。例如，F(xiàn)usion 器件的 Flash 單元都位于 7 層金屬層之下，因而極難實(shí)現(xiàn)反向工程。

　　固件錯(cuò)誤

　　固件錯(cuò)誤是高層大氣中產(chǎn)生的高能中子撞擊 SRAM FPGA 配置數(shù)據(jù)存儲(chǔ)單元所導(dǎo)致的錯(cuò)誤。撞擊產(chǎn)生的能量會(huì)改變 SRAM FPGA 配置數(shù)據(jù)存儲(chǔ)單元的狀態(tài)，從而改變其邏輯、路由或 I/O ，而這種改變是無(wú)法預(yù)測(cè)和控制的。這類錯(cuò)誤在 SRAM FPGA 中不可能避免，因而導(dǎo)致其時(shí)間延續(xù)故障 （FIT） 率值達(dá)數(shù)千。這類錯(cuò)誤可能導(dǎo)致整個(gè)系統(tǒng)失效，引起重大的技術(shù)支持和產(chǎn)品可靠性問題。融合 FPGA 的配置元素 （即 Flash 存儲(chǔ)單元） 便不會(huì)被高能中子改變，因此具有中子引發(fā)的固件錯(cuò)誤免疫力。