作者：晁智強(qiáng)，李華瑩，陳強(qiáng)，蘇力剛

引言

隨著電液伺服控制理論的發(fā)展， 很多先進(jìn)的控制策略被應(yīng)用于電液伺服控制領(lǐng)域中。如： 文獻(xiàn)［ 1 ］闡述了基本運(yùn)算為不完全微分PID的濾波型二自由度控制算法， 針對飛行仿真轉(zhuǎn)臺用液壓伺服系統(tǒng)的特點進(jìn)行了仿真研究。文獻(xiàn)［ 2 ］ 研究了基于RBFNN 的PID控制在電液位置伺服系統(tǒng)中的應(yīng)用。文獻(xiàn)［ 3 ］對電液位置伺服系統(tǒng)采用滑模變結(jié)構(gòu)控制， 用最優(yōu)控制理論設(shè)計滑模平面， 均取得了良好效果。但大量文獻(xiàn)均是理論與仿真研究， 大多的工業(yè)應(yīng)用仍然以模擬電路實現(xiàn)PID控制算法為主， 主要原因是實現(xiàn)這些先進(jìn)的控制算法的方法目前都是由負(fù)責(zé)控制的下位機(jī)用程序?qū)崿F(xiàn)的， 而計算機(jī)易出現(xiàn)死機(jī)、掉電等情況， 這使液壓系統(tǒng)可靠性和安全性都降低。

介紹了一種用基于FPGA的DSP技術(shù)來設(shè)計電液伺服系統(tǒng)控制器的方法。該方法克服了傳統(tǒng)伺服控制器的一些不足， 可將許多復(fù)雜的實時控制算法硬件化實現(xiàn)， 并根據(jù)控制效果的優(yōu)劣調(diào)整控制算法， 從而提高了控制器的控制效果、運(yùn)算速度和可靠性。使用該方法， 設(shè)計者不必十分了解 FPGA （可編程邏輯門陣列） 和VHDL （硬件描述語言） ， 在Matlab中便可設(shè)計出需要的伺服控制器。

1　現(xiàn)代DSP技術(shù)概述

近幾年來， 應(yīng)用數(shù)字信號處理技術(shù)設(shè)計的數(shù)字控制器被越來越多地應(yīng)用到電液伺服系統(tǒng)中。在過去很長的一段時間里， 以美國TI公司 TMS320 系列為代表的DSP處理器幾乎是數(shù)字信號處理應(yīng)用系統(tǒng)的唯一選擇。但面對當(dāng)今迅速變化的DSP應(yīng)用市場， 其硬件結(jié)構(gòu)的不可變性， 早已顯得力不從心?；贔PGA的現(xiàn)代DSP技術(shù)是用FPGA等可編程門陣列實現(xiàn)數(shù)字信號處理算法， 它是一種面向?qū)ο蟮腄SP系統(tǒng)， 用戶可根據(jù)需要來定制和配置自己的DSP系統(tǒng)。但是， 應(yīng)用FPGA開發(fā)DSP系統(tǒng)專業(yè)性強(qiáng)， 使其應(yīng)用受到很大限制。目前， 在利用FPGA進(jìn)行DSP系統(tǒng)的開發(fā)應(yīng)用上， 已有了全新的設(shè)計工具和設(shè)計流程， 世界兩大FPGA生產(chǎn)廠商Xilinx公司和Altera公司都相繼推出了自己的DSP解決方案。 DSP Builder就是Altera公司推出的一個面向DSP開發(fā)的系統(tǒng)級工具。MathsWork公司Matlab是功能強(qiáng)大的數(shù)學(xué)分析工具。 Simulink是Matlab的一個工具箱， 用于圖形化建模仿真。DSP Builder作為Simulink中的一個工具箱，使得用FPGA設(shè)計 DSP系統(tǒng)可以通過Simulink的圖形化界面進(jìn)行。DSP Builder中的基本模塊是以算法級的描述出現(xiàn)的， 易于用戶從系統(tǒng)或者算法級進(jìn)行理解， 甚至不需要十分了解FPGA 本身和硬件描述語言。這為傳統(tǒng)控制系統(tǒng)領(lǐng)域的工程師開發(fā)基于FPGA的可靠控制系統(tǒng)芯片自頂向下的算法級設(shè)計提供了便利的條件。

2　電液位置伺服系統(tǒng)的數(shù)學(xué)模型

電液伺服系統(tǒng)是將電氣和液壓兩種控制方式結(jié)合起來組成的系統(tǒng)。典型的電液系統(tǒng)方框圖如圖1 所示

控制元件可以是液壓控制閥或液壓伺服型變量泵等， 執(zhí)行元件可以是液壓缸或液壓馬達(dá)等。筆者結(jié)合文獻(xiàn)［ 5 ］ 帶鋼卷取電液伺服系統(tǒng)中電液伺服閥及液壓缸的參數(shù)， 研究如何使用Matlab及DSP Builder來設(shè)計電液伺服系統(tǒng)控制器。

2.1　電液伺服閥

把電液伺服閥看作是一個二階震蕩環(huán)節(jié)， 其傳遞函數(shù)可以寫成如下形式：

式中： Ksv為伺服閥的流量增益;

ωsv為伺服閥的固有頻率;

ξsv為伺服閥的阻尼比。

采用TR2h7 /20EF型動圈雙級滑閥式位置反饋式電液伺服閥， 其主要參數(shù)為： 額定電流ΔiR = 013A;供油壓力 ps = 415MPa; 額定流量qR = 015 ×10- 3m3 / s;零位泄漏流量qc = 813 ×10 - 6m3 / s; 顫振電流幅值和頻率分別為25mA 和50Hz。由實驗可得出伺服閥固有頻率ωsv = 112 rad / s， 阻尼比ξsv = 0.6。

得到伺服閥的傳遞函數(shù)為：

令控制系統(tǒng)采樣周期為011 s， 可得伺服閥的脈沖傳遞函數(shù)為：

2.2　液壓缸- 負(fù)載

負(fù)載為慣性負(fù)載， 則液壓缸- 負(fù)載環(huán)節(jié)的傳遞函數(shù)可以寫成如下形式：

式中： XP 為液壓缸活塞位移;

QL 為負(fù)載流量;

AP 為液壓缸有效工作面積;

ωn 為液壓缸的固有頻率;

ξh為液壓缸的阻尼比。

液壓缸的技術(shù)參數(shù)為： 活塞直徑D = 01125m， 活塞桿直徑d = 0106m， 活塞行程H = ±01075m， 液壓缸有效工作面積AP = 9145 ×10 - 3m2 ， 系統(tǒng)總的壓縮體積Vt = 2HAP +V管≈ 2148 ×10 - 3m3。

若液壓油彈性模量βe = 7 ×108 Pa， 慣性負(fù)載質(zhì)量mt = 2175 ×104 kg， 則液壓缸- 負(fù)載環(huán)節(jié)的固有頻率為：

由于該環(huán)節(jié)的粘性阻尼系數(shù)和涉及到的伺服閥流量- 壓力系數(shù)都較小， 取ξh = 012。則可得到液壓缸- 負(fù)載環(huán)節(jié)的傳遞函數(shù)為：

令控制系統(tǒng)采樣周期為011 s， 可得伺服閥的脈沖傳遞函數(shù)為：

3　基于DSP Builder的電液伺服系統(tǒng)PID控制器設(shè)計

3.1　控制系統(tǒng)結(jié)構(gòu)設(shè)計

伺服控制器設(shè)計可以從與硬件完全無關(guān)的系統(tǒng)級開始， 首先利用Matlab強(qiáng)大的系統(tǒng)設(shè)計、分析能力和DSP Builder提供的模塊完成控制系統(tǒng)的結(jié)構(gòu)設(shè)計。本文控制器采用位置式PID控制器， 在Simulink搭建如圖2所示的模型。

圖2中， 頂層模型中PID Controllor為PID控制子系統(tǒng)， Input為控制輸入端， Feedback 為反饋輸入端，F(xiàn)unction1與Function2 分別為伺服閥及液壓缸- 負(fù)載的離散數(shù)學(xué)模型。值得注意的是PID 子系統(tǒng)中的Mask Type 必須設(shè)置為SubSystem AlteraBlockSet， 否則， 只能進(jìn)行Simulink 仿真， 不能進(jìn)行SingnalCom2p iler分析。PID控制子系統(tǒng)為實現(xiàn)PID算法部分， 其結(jié)構(gòu)框圖如圖3所示。

圖3　PID子系統(tǒng)結(jié)構(gòu)框圖

控制輸入端及反饋輸入端均采用了16 位精度。由于DSP Builder中尚不支持浮點數(shù)運(yùn)算， 為了實現(xiàn)比例、積分、微分系數(shù)的精確可調(diào)， 在這里PID系數(shù)采用了位數(shù)轉(zhuǎn)換的方法， 先將PID系數(shù)取成整型， 先放大數(shù)據(jù)值到24位， 而在并行加法器運(yùn)算單元后用IO&Bus中的總線轉(zhuǎn)換器單元對累加后的數(shù)據(jù)進(jìn)行位數(shù)轉(zhuǎn)換為16位， 可表示1 /256 = 01003 9整數(shù)倍的浮點數(shù)， 實現(xiàn)FPGA中的浮點數(shù)運(yùn)算。

3.2　控制系統(tǒng)仿真

在本例中采用PD控制， 取比例系數(shù)為1715， 微分系數(shù)為4， 相應(yīng)地設(shè)置Kp = 1715 ×256 = 4 480，Kd = 4 ×256 = 1 024， 得系統(tǒng)的閉環(huán)階躍響應(yīng)及正弦響應(yīng)如圖4、5所示。

3.3　控制器的FPGA實現(xiàn)

雙擊ServoSystem 模型中的SingnalComp iler模塊，按照提示選擇器件、綜合及優(yōu)化工具， 這里選擇EP2C8型 FPGA， 綜合工具選為QuartusⅡ， 優(yōu)化方式選擇Balanced， 綜合考慮運(yùn)算速度和耗費資源， 編譯生成 ServoSystem1qpf。在QuartusⅡ中打開ServoSys2tem1qpf， 可以看到SingnalCompiler 為自動生成的 VHDL語言源代碼。在QuartusⅡ中完成編譯適配過程，生成的pof文件及sof文件可直接用于FPGA的編程配置。配置好的控制器， Input 端接計算機(jī)給定值， Feed2back端接位移反饋A /D芯片， Output端接D /A輸出。

4　結(jié)論

以FPGA的系統(tǒng)級設(shè)計工具DSP Builder設(shè)計帶鋼卷取電液伺服系統(tǒng)控制器為例， 介紹了現(xiàn)代DSP技術(shù)在電液伺服系統(tǒng)中的應(yīng)用。該方法可以解決復(fù)雜控制算法在電液伺服系統(tǒng)實際應(yīng)用中， 分立元件的局限性， 軟件實現(xiàn)的實時性、可靠性等方面的矛盾。由于有了像 DSP Builder這樣的系統(tǒng)級設(shè)計工具，設(shè)計是從與硬件完全無關(guān)的Matlab系統(tǒng)級仿真開始，因此便于傳統(tǒng)控制領(lǐng)域的工程師迅速地將算法級的構(gòu)思應(yīng)用于控制系統(tǒng)設(shè)計中， 從而可以將有限的精力專注于系統(tǒng)級算法的設(shè)計， 而避免陷入重復(fù)繁瑣的電路設(shè)計中去?？梢灶A(yù)見， 隨著控制理論及電子技術(shù)的發(fā)展， 該方法在未來的電液伺服控制系統(tǒng)設(shè)計中將會得到廣泛應(yīng)用。

責(zé)任編輯：gt