由于本系統(tǒng)是由多片ADSP-TS101組成的系統(tǒng)，所以由40 MHz晶振產(chǎn)生的時鐘信號不能直接接到各DSP和FPGA，而應(yīng)該通過驅(qū)動后再接到各DSP，且時鐘信號到各DSP的距離應(yīng)該盡可能接近。本系統(tǒng)
2020-11-02 10:36:31
2146 
經(jīng)是這個趨勢，DSP變成ARM的一個協(xié)處理器。FPGA會擠壓掉DSP的一部分高速信號處理的市場。 網(wǎng)友二：在高端領(lǐng)域基本都用FPGA了。通訊、雷達(dá)、視覺、航空都是如此。DSP由于性能和靈活性比FPGA差太多，只能往低端領(lǐng)域滲透。說個不中聽的話DSP就是貴一點、快一點的 單片機(jī)
2022-11-29 10:25:024007 
基于DSP+FPGA的20路 50Msps AD 數(shù)據(jù)處理平臺1、板卡概述 該DSP+FPGA高速信號采集處理板由我公司自主研發(fā)，包含一片TI DSP TMS320C6455和一片Xilinx
2014-06-24 14:01:53
隨著模擬IC市場中眾多垂直細(xì)分行業(yè)的飛速發(fā)展，傳統(tǒng)DSP器件遭遇了各種替代性信號處理平臺的競爭，FPGA即為典型代表。憑借高密度、低功耗和低成本的優(yōu)勢，FPGA不僅在通信、消費類、嵌入式等廣泛
2019-06-27 07:06:16
處理具有海量運行需求的應(yīng)用背景，如巡航導(dǎo)彈末制導(dǎo)雷達(dá)地形匹配、合成孔徑雷達(dá)的成像處理、相控陣雷達(dá)的時空二維濾波處理等領(lǐng)域。目前，單片DSP難以勝任許多信號處理系統(tǒng)的要求。而常見的解決方案也是高速A／D采樣與信號處理功能是在多塊不同的板卡上實現(xiàn)，這給實際應(yīng)用帶來很多不便。
2019-10-17 08:27:44
設(shè)計，所以設(shè)計者應(yīng)該處理好工具的掌握和具體設(shè)計的區(qū)別。但是不可忽視的是，DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號處理領(lǐng)域。在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于
2014-01-09 17:52:31
由射頻板發(fā)射和接受雷達(dá)信號，然后送入模擬板進(jìn)行濾波和放大，接著送入AD采樣，采樣頻率>100kHz，此部分都已經(jīng)成熟。2，AD采樣IIS接口將數(shù)據(jù)送入DSP板。3，DSP板負(fù)責(zé)頻域轉(zhuǎn)換(FFT)，信號檢測，速度距離計算等算法。4，將計算的結(jié)果通過UART傳至上位機(jī)顯示。
2015-09-10 11:17:52
申請理由：借助此平臺完成數(shù)據(jù)的處理項目描述：高速ADC+高密度FPGA+高性能DSP，其中FPGA主要負(fù)責(zé)高速數(shù)據(jù)緩存，并對整個高速數(shù)據(jù)采集系統(tǒng)進(jìn)行控制；DSP器件擁有很強(qiáng)的數(shù)字信號處理能力和良好
2015-11-06 10:01:48
申請理由：我對DSP一直很感興趣，學(xué)習(xí)過TMS320C2000系列的DSP，實現(xiàn)過FFT和IFFT變換的算法，在學(xué)習(xí)DSP的時候想實現(xiàn)一個基于DSP的雷達(dá)測速監(jiān)控系統(tǒng)的項目。我從大一就進(jìn)入學(xué)校的電子
2015-09-10 11:11:09
申請理由：利用高性能DSP實現(xiàn)雷達(dá)信號處理！替換當(dāng)前使用的28335！項目描述：采用Dsp產(chǎn)生CW波，接收多普勒信號，判別此信號，最終實現(xiàn)速度探測！
2015-09-10 11:12:28
在實際的外場試飛過程中是不可能實現(xiàn)的，這也是雷達(dá)信號模擬器對場外試飛的一大優(yōu)勢。FPGA作為高性能數(shù)字信號處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號模擬和雷達(dá)信號采集等方面有著巨大的開發(fā)潛能，采用這些技術(shù)對雷達(dá)
2019-07-10 07:30:35
。FPGA采用Altera 公司的40nm Stratix IV 系列FPGA。通過SRIO協(xié)議，DSP可與FPGA的進(jìn)行高速通信。由于集成了DSP和FPGA各自優(yōu)點，HPS6678可在高速無線通信、多媒體系統(tǒng)、雷達(dá)及衛(wèi)星系統(tǒng)、醫(yī)療系統(tǒng)、高清圖像處理等多個領(lǐng)域中發(fā)揮重要的作用。
2019-09-24 08:29:12
如何對雷達(dá)模目信號進(jìn)行調(diào)試？
2021-05-25 06:14:13
dB時能測到雷達(dá)信號，使雷達(dá)的有效作用距離提高。本文主要介紹基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號的檢測。
2019-07-04 06:55:39
在實際的外場試飛過程中是不可能實現(xiàn)的，這也是雷達(dá)信號模擬器對場外試飛的一大優(yōu)勢。FPGA作為高性能數(shù)字信號處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號模擬和雷達(dá)信號采集等方面有著巨大的開發(fā)潛能，采用這些技術(shù)對雷達(dá)
2019-07-15 06:48:33
dB時能測到雷達(dá)信號，使雷達(dá)的有效作用間隔進(jìn)步。本文主要先容基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號的檢測。1 設(shè)計思想 本技術(shù)的設(shè)計思想主要是通過對接收到的雷達(dá)信號進(jìn)行高速A／D采樣，然后
2018-08-15 09:43:14
1 引言 隨著信息技術(shù)革命的深入和計算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來越不能滿足需要，正逐漸被DSP與可編程邏輯器件（如FPGA、CPLD）所取代。一方面
2019-07-12 08:32:59
本文介紹了一種雷達(dá)模目信號產(chǎn)生方法，該方法能夠通過FPGA和DSP實時產(chǎn)生具有多普勒頻移的多波束雷達(dá)目標(biāo)回波，其意義在于可以為雷達(dá)信號處理分系統(tǒng)單獨調(diào)試提供數(shù)據(jù)來源，從而不必等待天線陣面的真實數(shù)據(jù)，這樣可以加快科研進(jìn)度，也方便整機(jī)聯(lián)試時查找問題。
2011-07-13 09:09:26
FPGA設(shè)計和外部設(shè)備接口設(shè)計。實際應(yīng)用表 明，該多DSP并行處理系統(tǒng)應(yīng)用于寬帶雷達(dá)信號處理時，能夠滿足任務(wù)中的各項指標(biāo)，還能完成設(shè)計外的其他功能，并且易于控制，穩(wěn)定可靠。本文提供的系統(tǒng)設(shè) 計方案能夠為處理寬帶雷達(dá)信號的其他研究人員提供一定的參考。
2019-05-21 05:00:19
及功能得到了廣泛的應(yīng)用。 本研究中雷達(dá)模塊采用雷達(dá)ⅣS．148，利用集成電路產(chǎn)生三角波，驅(qū)動其發(fā)射信號。在處理雷達(dá)混頻輸出信號時，利用芯片ADS7890進(jìn)行對其進(jìn)行快速模／數(shù)轉(zhuǎn)換ADS7890模數(shù)轉(zhuǎn)換
2021-12-27 17:08:50
王玲，邱軍海，王世橋(煙臺工程職業(yè)技術(shù)學(xué)院山東煙臺264006)線性調(diào)頻信號可以獲得較大的壓縮比，有著良好的距離分辨率和徑向速度分辨率，所以線性調(diào)頻信號作為雷達(dá)系統(tǒng)中一種常用的脈沖壓縮信號，已經(jīng)
2019-07-08 07:38:45
實時信號處理的需要，用FPGA實現(xiàn)了多DSP信號處理模板局部總線和基于標(biāo)準(zhǔn)VME總線的計算機(jī)進(jìn)行通信的接口設(shè)計。 2 VME總線的功能特點 VME總線系統(tǒng)的功能結(jié)構(gòu)可以分為4類：數(shù)據(jù)傳輸總線(DTB
2019-04-15 07:00:07
信號并輸出。利用DSP/FPGA的高速計算性能、直接數(shù)字合成(DDS)技術(shù)和數(shù)字射頻存儲(DRFM)技術(shù)，可以實現(xiàn)相位編碼、線性調(diào)頻、非線性調(diào)頻等多種復(fù)雜方式下的目標(biāo)回波信號的實時模擬，檢測雷達(dá)的跟蹤
2019-06-03 05:00:08
處理(DSP) 的設(shè)計，開發(fā)汽車雷達(dá)系統(tǒng)。結(jié)果提供了雷達(dá)處理數(shù)字部分的實際電路和性能指標(biāo)。數(shù)字處理功能采用了新一代可編程邏輯，稱之為SoC FPGA，它在低成本FPGA 架構(gòu)中嵌入了功能強(qiáng)大的600
2013-11-13 15:56:28
dB時能測到雷達(dá)信號，使雷達(dá)的有效作用距離提高。有哪些方法能檢測低信噪比雷達(dá)信號 ？ 可以利用DSP和FPGA技術(shù)嗎？
2019-08-05 07:30:20
在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)的應(yīng)用越來越廣泛。那么，我們該怎么利用FPGA與ADSP TS201設(shè)計總線接口呢？
2019-08-09 06:56:11
本文以FPGA為核心構(gòu)建了一種通用的雷達(dá)回波信號實時模擬系統(tǒng)。該系統(tǒng)采用FPGA作為回波信號模擬的運算單元，充分利用了FPGA資源豐富、并行處理能力強(qiáng)的特點，提高了系統(tǒng)的實時性；采用System
2021-04-29 06:14:20
在研制各種實用雷達(dá)的過程中，需要通過多次實驗來檢驗雷達(dá)對目標(biāo)回波信號的分析處理能力。
2019-10-23 07:27:12
和計算機(jī)一樣，數(shù)字信號處理的理論從60年代崛起以來，到80年代DSP產(chǎn)生，它飛速發(fā)展改變了信號處理的面貌。今天DSP已廣泛應(yīng)用在語音、圖像、通訊、雷達(dá)、電子對抗、儀器儀表等各個領(lǐng)域。DSP起了十分
2019-06-19 08:02:03
雷達(dá)系統(tǒng)在研制過程中，各部分往往是并行的，在調(diào)試信號處理分系統(tǒng)時，如果天線沒做好，就得不到陣面送下來的回波數(shù)據(jù)，這時調(diào)試就無法正常進(jìn)行。為了解決這一問題，往往先設(shè)計一個模目信號，把信號處理分系統(tǒng)調(diào)試好，待其他分系統(tǒng)也調(diào)試好后，再切換為正常接收模式，進(jìn)行系統(tǒng)聯(lián)試。
2019-08-23 08:20:20
雷達(dá)系統(tǒng)在研制過程中，各部分往往是并行的，在調(diào)試信號處理分系統(tǒng)時，如果天線沒做好，就得不到陣面送下來的回波數(shù)據(jù)，這時調(diào)試就無法正常進(jìn)行。為了解決這一問題，往往先設(shè)計一個模目信號，把信號處理分系統(tǒng)調(diào)試好，待其他分系統(tǒng)也調(diào)試好后，再切換為正常接收模式，進(jìn)行系統(tǒng)聯(lián)試。
2019-08-26 06:09:44
這幾年有點背，逐漸遠(yuǎn)離主流話題，所以有人就有了這樣的問題：DSP會被FPGA取代嗎？小編總結(jié)了各個網(wǎng)友的回答： 網(wǎng)友一：獨立的DSP不會被FPGA替代，但是會被增強(qiáng)了信號處理功能的ARM處理器替代
2021-07-16 08:12:03
本人是杭州電子科技大學(xué)的研究生，方向是雷達(dá)通信一體化。現(xiàn)在想在DSP開發(fā)板上用C進(jìn)行雷達(dá)的信號處理，請教一下大家該買哪一塊開發(fā)板比較合適。
2022-06-08 14:24:09
我做的一個基于DSP的系統(tǒng)中，DSP做主處理器，控制著整個系統(tǒng)，包括信號處理，整體調(diào)度等；選擇了一塊Xilinx的FPGA做FIFO UART和系統(tǒng)的邏輯控制和譯碼。DSP的時鐘輸入為15MHz
2023-06-19 06:43:17
基于DSP的多功能汽車防撞雷達(dá)的設(shè)計:摘要：本系統(tǒng)基于C6000 系列DSP 的實時操作系統(tǒng)DSP/BIOS 的多線程多任務(wù)管理，對前視雷達(dá)和后視雷達(dá)的接收信號同時進(jìn)行實時處理，是集車載前
2009-05-16 15:36:24
37 設(shè)計了一種基于FPGA 和DSP 的光纖信號實時處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實現(xiàn)傳感信號的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:4324 設(shè)計了一種基于DSP 和FPGA 的雷達(dá)信號分選電路，對密集的雷達(dá)信號進(jìn)行分選識別。系統(tǒng)利用FPGA 采集信號的特征參數(shù)以及對參數(shù)進(jìn)行預(yù)處理；采用了累積差值直方圖算法，根據(jù)信號脈
2009-07-16 10:52:2526 本文介紹了DSP 和FPGA 在數(shù)字電子設(shè)計中的優(yōu)勢，并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計實例，重點闡述了相應(yīng)的硬件與軟件實現(xiàn)方法。關(guān)鍵詞：DSP FPGA 數(shù)字電路設(shè)計雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:0115 簡要分析了DSP＋FPGA系統(tǒng)的特點和優(yōu)越性，并且結(jié)合一個實時信號處理板的開發(fā)，提出在此類系統(tǒng)中，FPGA設(shè)計的幾個關(guān)鍵問題，并且給出了詳實的分析和解決方案。
2009-09-02 17:44:4424 本文介紹了一個基于高速定點DSP的雷達(dá)信號處理實驗系統(tǒng)的設(shè)計和研制，其中包括雷達(dá)中頻信號采集，多種雷達(dá)信號的設(shè)計和產(chǎn)生，雷達(dá)回波的
2009-09-04 08:37:0715 基于DSP和DSP/BIOS的實時雷達(dá)信號采集與處理系統(tǒng):介紹了一種在實時操作系統(tǒng)DSP和DSP/BIOS 平臺下的雷達(dá)信號實時采集" 處理與傳輸系統(tǒng)的設(shè)計和實現(xiàn)! 利用Tms320c6416DSP強(qiáng)大的數(shù)據(jù)處理
2010-01-16 16:59:4625 FPGA實現(xiàn)DSP應(yīng)用
摘要:具有系統(tǒng)級性能的FPGA在半導(dǎo)體工藝的線寬達(dá)到深亞微米后更進(jìn)一步按信號處理的要求改進(jìn)器件結(jié)構(gòu)和性能，不僅可實現(xiàn)VLSI DSP，且具有系統(tǒng)
2010-04-01 15:39:5414 FPGA的DSP應(yīng)用
近年來由于多媒體技術(shù)和無線通信的發(fā)展,對DSP應(yīng)用的要求不斷地增長,但是這些應(yīng)用對信號處理要求高,需要采用處理速度高的硬件來實現(xiàn)DSP,所以,隨著CMOS工藝的
2010-04-07 14:25:5816 介紹了一種基于PC+ARM+DSP+DDS體系結(jié)構(gòu)的通用雷達(dá)中頻信號模擬器。該系統(tǒng)能夠模擬多種體制的雷達(dá)中頻信號，而且不同信號間切換方便、使用靈活。介紹了該系統(tǒng)的硬件設(shè)計和在模擬
2010-07-17 14:57:4018 針對使用硬件描述語言進(jìn)行設(shè)計存在的問題，提出一種基于FPGA并采用DSP Builder作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計流程，設(shè)計了一個12
2010-11-22 16:21:0853 基于FPGA的各種雷達(dá)信號產(chǎn)生方法,介紹了在FPGA中實現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號質(zhì)量的方法，編程實現(xiàn)了頻率捷變、線性調(diào)頻以及相位編碼等雷達(dá)信號的產(chǎn)生。仿真
2010-11-29 18:02:4931 摘 要： 本文在闡述某種近距雷達(dá)目標(biāo)檢測原理和FPGA技術(shù)發(fā)展?fàn)顩r的基礎(chǔ)上，著重討論用FPGA設(shè)計高性能的數(shù)字信號處理系統(tǒng)的方法，并給出一個應(yīng)用實例。
2006-03-11 13:16:431698 
基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號檢測
我國目前的海事雷達(dá)大多為進(jìn)口雷達(dá)，有效探測距離小，在信噪比降為3 dB時已經(jīng)無法識別信號。隨著微電子技術(shù)的迅猛發(fā)展，高速
2009-11-05 10:33:24496 
基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)
引言
隨著通信與廣播電視業(yè)務(wù)的發(fā)展，無線電頻譜迅速、大量的被占用，頻道擁擠和相互間干擾日趨嚴(yán)重，為了能有
2009-11-21 09:27:35494 
模塊化FPGA設(shè)計在某雷達(dá)接收機(jī)中的應(yīng)用
0 引言 目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)
2009-11-24 17:15:39835 
模塊化FPGA設(shè)計在某雷達(dá)接收機(jī)中的應(yīng)用
0 引言 目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)
2009-11-24 17:17:41831 
用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計實時分
隨著 FPGA 在數(shù)字通信設(shè)計領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號處理電路中成為可行的選擇,分析和調(diào)試工具必
2010-01-07 10:09:10602 
基于DSP與FPGA的光柵地震檢波器的信號處理
0 引 言
在石油地震勘探中，地震儀通過地震檢波器采集信號。地震檢波器是為了接收和記錄地
2010-01-20 11:26:15719 
基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器
在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過程中，對雷達(dá)性能和指標(biāo)的測試是一個重要環(huán)節(jié)，在這個環(huán)節(jié)中，利用模擬目標(biāo)信號的方式與外場
2010-02-06 09:25:45771 
摘要: 在高速并行流水信號處理中,ASIC(FPGA)+DSP+RAM是目前國際流行的一種方式,尤其是FPGA+DSP+RAM更適合中國的國情.本文利用FPGA的算術(shù)邏輯單元與外部存儲器相結(jié)合,解決了線路板面積有限與雷達(dá)數(shù)據(jù)處理需要大量存儲空間的矛盾;利用FPGA的并行流水特點解決了
2011-02-27 16:00:2683 應(yīng)用領(lǐng)域： 6U VME TigerSHARC201FPGA信號處理機(jī)主要面向雷達(dá)、聲納、通信、圖象處理等高速信號處理領(lǐng)域。采用專用DSP與FPGA可編程邏輯器組成陣列化并行處理機(jī)，已經(jīng)越來越成為當(dāng)前數(shù)字信號處理發(fā)展的趨勢。 雷航科技的6U VME TigerSHARC201FPGA信號處理機(jī)就
2011-02-28 12:05:3264 提出一種基于CPCI接口DSP板的C波段雷達(dá)目標(biāo)模擬器。利用DSP/FPGA的高速計算性能、直接數(shù)字合成(DDS)技術(shù)和數(shù)字射頻存儲(DRFM)技術(shù)，可以實現(xiàn)相位編碼、線性調(diào)頻、非線性調(diào)頻等多種復(fù)雜
2011-08-04 11:22:381648 
聲雷達(dá)信號采集系統(tǒng)主要由信號采集、信號處理、電源和時鐘四部分組成，本文介紹的基于美國模擬器件公司的DSP ADSP-TS201S和ADC AD7864的信號采集系統(tǒng)。
2011-08-17 11:17:521326 
本系統(tǒng)基于自主產(chǎn)生的原理，選用DSP和FPGA為核心處理器，通過合理的算法設(shè)計，實現(xiàn)了可兼容多種雷達(dá)波形的中頻雷達(dá)回波模擬器的設(shè)計，采用改進(jìn)的基于存儲轉(zhuǎn)發(fā)的數(shù)字脈沖延時方法
2011-08-28 17:24:10930 
為滿足導(dǎo)航系統(tǒng)設(shè)計的小型化、實時性要求,本文提出了一種基于FPGA + DSP 的實現(xiàn)方案。該方案的設(shè)計思路是:將FPGA 映射到DSP EMIF 的一段地址空間,并用FPGA 來完成多通道信號的采集; DSP 根
2011-09-13 14:32:0877 本文提出了一種基于FPGA的雷達(dá)數(shù)字信號處理機(jī)設(shè)計，接收機(jī)采用了脈沖多普勒、數(shù)字波束形成等主流雷達(dá)技術(shù)。
2012-03-31 09:53:132559 
開發(fā)了多DSP雷達(dá)信號處理板卡。對DSP互連、DSP與FPGA通信以及基于Xilinx FPGA的PCIE總線進(jìn)行設(shè)計。系統(tǒng)可擴(kuò)展性好、效率高。用DriverStudio開發(fā)了WDM總線驅(qū)動程序，具有很好的通用性和可移植
2012-05-28 17:40:0875 本文開發(fā)了多DSP雷達(dá)信號處理板卡。對DSP互連、DSP與FPGA通信以及基于Xilinx FPGA的PCIE總線進(jìn)行設(shè)計。系統(tǒng)可擴(kuò)展性好、效率高。用DriverStudio開發(fā)了WDM總線驅(qū)動程序，具有很好的通用性和可
2012-05-29 17:15:0146 在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)
2012-07-05 15:01:407272 
針對實際應(yīng)用中電子戰(zhàn)設(shè)備對雷達(dá)信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計了基于TMS320C6678的八核DSP雷達(dá)信號分選電路，對密集的雷達(dá)
2013-07-26 11:47:0554 基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計的論文
2015-10-30 10:38:126 DSP芯片在脈沖多普勒雷達(dá)信號處理中的應(yīng)用
2016-12-26 17:20:434 基于DSP_FPGA的LFMCW雷達(dá)測距信號處理系統(tǒng)設(shè)計_陳林軍
2017-03-19 19:07:174 光纖陀螺信號處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:252 信號模擬系統(tǒng)正朝著靈活、通用的方向發(fā)展。筆者設(shè)計了一種基于PC+ARM+DSP+DDS體系結(jié)構(gòu)的能家長雷達(dá)中頻信號模擬器，介紹了該系統(tǒng)的硬件設(shè)計，并以模擬相參數(shù)脈沖雷達(dá)動目標(biāo)信號為例，介紹了本系統(tǒng)的應(yīng)用。 1 系統(tǒng)結(jié)構(gòu)設(shè)計 現(xiàn)代雷
2017-10-24 14:36:405 基于Cortex_A8和FPGA的嵌入系統(tǒng)在雷達(dá)信號處理中的應(yīng)用
2017-10-26 08:27:503 了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，FPGA for DSP（FPGA的DSP）再次成為了熱點。 為什么會用FPGA做DSP？Xilinx中國區(qū)運營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號處理器，也可以表示為數(shù)字信號處理并不代表某一種芯片。實際上，數(shù)字信號
2017-11-06 10:48:091 了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，FPGA for DSP（FPGA的DSP）再次成為了熱點。 為什么會用FPGA做DSP？Xilinx中國區(qū)運營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號處理器，也可以表示為數(shù)字信號處理并不代表某一種芯片。實際上，數(shù)字信號
2017-11-06 13:58:577 針對信號處理數(shù)據(jù)量大、實時性要求高的特點，從實際應(yīng)用出發(fā)，設(shè)計了以雙DSP+FPGA為核心的并行信號處理模塊。為了滿足不同的信號處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號處理
2017-11-17 06:11:402373 
介紹了直接數(shù)字頻率合成（DDS）的基本原理，并基于Xilinx公司的FPGA設(shè)計出產(chǎn)生連續(xù)波、重頻參差抖動、頻率捷變、線性調(diào)頻以及二相編碼等雷達(dá)信號的系統(tǒng)方案。實驗結(jié)果表明，該設(shè)計靈活且性能良好
2017-11-18 12:50:126172 提出了一種基于FPGA的雷達(dá)回波實時模擬器的實現(xiàn)方法。該模擬器采用cPCI 標(biāo)準(zhǔn)總線，以FPGA 為核心計算單元，配有高速數(shù)模、模數(shù)轉(zhuǎn)換模塊，可實現(xiàn)雷達(dá)回波信號實時在線注入模擬。該模擬器可實現(xiàn)多種
2017-11-18 13:00:012444 
近年來，雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊，對雷達(dá)定位精度起著決定性作用。FPGA 以其眾多的優(yōu)點，在雷達(dá)信號處理系統(tǒng)中被廣泛使用。本文探究FPGA 在雷達(dá)信號
2017-11-22 07:25:024251 
本文首先分析了FPGA是否會取代DSP，其次介紹了FPAG結(jié)構(gòu)特點與優(yōu)勢及DSP的基本結(jié)構(gòu)和特征，最后闡述了FPGA與DSP兩者之間的區(qū)別。
2018-05-31 09:51:2535710 
FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點，兼顧了速度和靈活性。本文以導(dǎo)引頭信號處理系統(tǒng)為例說明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:002448 
整個系統(tǒng)的組成如圖1所示。當(dāng)啟爆電路在DSP和FPGA的控制下啟爆時，感應(yīng)線圈取出啟爆電流，首先是高速數(shù)據(jù)采集與存儲電路，以FPGA為核心，對數(shù)據(jù)進(jìn)行高速采集與存儲。數(shù)據(jù)存儲完畢，FPGA發(fā)信號告知DSP采集完畢，開始對采集的數(shù)據(jù)進(jìn)行相關(guān)的處理。
2018-10-07 12:03:032980 
FPGA是一種可編程的硅芯片，DSP是數(shù)字信號處理，當(dāng)系統(tǒng)設(shè)計人員在項目的架構(gòu)設(shè)計階段就面臨到底采用FPGA還是DSP的重要問題。本文將首先分別介紹FPGA和DSP的特點，然后再從內(nèi)部資源、編程語言、功能多個角度解析兩者的不同。
2018-09-29 16:43:3530755 針對線性調(diào)頻連續(xù)波汽車防撞雷達(dá)回波信號的特點，選用串行差分ADC，設(shè)計了一種基于DSP的SPORT口的I、Q雙通道采樣系統(tǒng)，并通過實驗驗證了系統(tǒng)的正確性。
2018-12-19 11:49:491085 
設(shè)計了一種基于 TI DSP TMS320C6713B 和ALtera Cyclone 系列FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行AD 器件的信號采集控制和數(shù)據(jù)緩沖，同時利用DSP
2019-03-05 16:30:2916 型到大型的幾乎所有數(shù)字電路系統(tǒng)，dsp主要完成復(fù)雜的數(shù)字信號處理，如fft，通常一個復(fù)雜系統(tǒng)可以由單片機(jī)、arm、fpga、dsp中的一種或幾種構(gòu)成，各有優(yōu)勢和不足。 dsp通常用于運算密集型，fpga用于控制密集型，許多人都用dsp高算法，用fpga作外圍控制
2020-10-25 09:50:063085 毫米波雷達(dá)信號處理系統(tǒng)（WRSP）是杭州淞柏科技公司研制的全功能高端雷達(dá)信號處理器，該處理器采用了脫機(jī)運行、網(wǎng)絡(luò)接口，采用 DIFR硬件平臺，為機(jī)載、艦載船載、車載等各種平臺雷達(dá)。在設(shè)計上采用高集成方案，高速DSP+FPGA 完成雷達(dá)信號處理模式，可支持各種不同方式的脈沖壓縮和補(bǔ)盲。
2021-11-24 15:26:28969 
基于FPGA+DSP彈載SAR信號處理系統(tǒng)設(shè)計
2021-12-27 18:58:5121 FPGA和CPU一直是雷達(dá)信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng)，越來越復(fù)雜，對信息處理的需求也急劇增長。為此，FPGA不斷在提高
2022-12-14 11:46:091268 電子發(fā)燒友網(wǎng)站提供《基于TMS320C6678的八核DSP雷達(dá)信號分選電路.pdf》資料免費下載
2023-11-06 10:28:590
正在加载...
電子發(fā)燒友App
，再查表得到
，這樣每個波束都要計算
，屬于重復(fù)計算，消耗了時間。對算法進(jìn)行改進(jìn)，改進(jìn)后的算法為：先將每個CPI的波形，即
存于DSP內(nèi)存中，當(dāng)每個CPI脈沖到來時，根據(jù)系統(tǒng)控制字中CPI代碼取出該CPI對應(yīng)的基本波形，然后乘以
，這樣就可以降低運算量，節(jié)省運算時間；另外DSP的主頻不再采用默認(rèn)值(4倍頻)，而是將其設(shè)置為10倍頻(DSP芯片為AD公司的ADSP-TS201)，這樣由于主頻的提高，也加快了運算速度，節(jié)省了運算時間。通過采取這兩條措施以后，DSP就能在一個FR時間內(nèi)產(chǎn)生多波束信號，從而滿足實時性要求。
工商網(wǎng)監(jiān)
評論