本文檔的主要內(nèi)容詳細(xì)介紹的是JTAG各類接口針腳定義和含義是怎么樣的。

　　JTAG有10pin的、14pin的和20pin的，盡管引腳數(shù)和引腳的排列順序不同，但是其中有一些引腳是一樣的，各個引腳的定義如下。

　　一、引腳定義

　　Test Clock Input （TCK） -----強(qiáng)制要求1

　　TCK在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TCK為TAP的操作提供了一個獨(dú)立的、基本的時鐘信號，TAP的所有操作都是通過這個時鐘信號來驅(qū)動的。

　　Test Mode Selection Input （TMS） -----強(qiáng)制要求2

　　TMS信號在TCK的上升沿有效。TMS在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TMS信號用來控制TAP狀態(tài)機(jī)的轉(zhuǎn)換。通過TMS信號，可以控制TAP在不同的狀態(tài)間相互轉(zhuǎn)換。

　　Test Data Input （TDI） -----強(qiáng)制要求3

　　TDI在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TDI是數(shù)據(jù)輸入的接口。所有要輸入到特定寄存器的數(shù)據(jù)都是通過TDI接口一位一位串行輸入的（由TCK驅(qū)動）。

　　Test Data Output （TDO） -----強(qiáng)制要求4

　　TDO在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TDO是數(shù)據(jù)輸出的接口。所有要從特定的寄存器中輸出的數(shù)據(jù)都是通過TDO接口一位一位串行輸出的（由TCK驅(qū)動）。

　　Test Reset Input （TRST） ----可選項(xiàng)1

　　這個信號接口在IEEE 1149.1標(biāo)準(zhǔn)里是可選的，并不是強(qiáng)制要求的。TRST可以用來對TAPController進(jìn)行復(fù)位（初始化）。因?yàn)橥ㄟ^TMS也可以對TAP Controll進(jìn)行復(fù)位（初始化）。所以有四線JTAG與五線JTAG之分。

　　（VTREF） -----強(qiáng)制要求5

　　接口信號電平參考電壓一般直接連接Vsupply。這個可以用來確定ARM的JTAG接口使用的邏輯電平（比如3.3V還是5.0V？）

　　Return Test Clock （ RTCK） ----可選項(xiàng)2

　　可選項(xiàng)，由目標(biāo)端反饋給仿真器的時鐘信號，用來同步TCK信號的產(chǎn)生，不使用時直接接地。

　　System Reset （ nSRST）----可選項(xiàng)3

　　可選項(xiàng)，與目標(biāo)板上的系統(tǒng)復(fù)位信號相連，可以直接對目標(biāo)系統(tǒng)復(fù)位。同時可以檢測目標(biāo)系統(tǒng)的復(fù)位情況，為了防止誤觸發(fā)應(yīng)在目標(biāo)端加上適當(dāng)?shù)纳侠?a target='_blank' class='arckwlink_none'>電阻。