自引入以來，現場可編程門陣列（FPGA）的容量增加了10000倍以上， 性能增加了100倍。 單位功能的成本和功耗都減少了超過1000倍。 這些進步是由工藝縮放技術所推動的， 但是 FPGA 的故事比簡單縮放技術的更復雜。 摩爾定律的數量效應推動了FPGA在體系結構、應用和方法方面發生質的變化。 因此， FPGA 已經經歷了幾個不同的發展階段。 本文分別總結了發明、擴張、累積這三個階段， 并討論了它們的驅動壓力和基本特征。 本文最后展望了未來的FPGA階段。

Xilinx 在1984年引入了第一個現場可編程門陣列（FPGAs）， 盡管直到Actel在1988年普及這個術語它們才被稱為FPGAs. 在接下來的30年里，我們稱之為FPGA的設備的容量增加了1萬多倍，速度增加了100倍。 單位功能的成本和能耗降低了1000倍以上（見圖1）。

圖1 Xilinx FPGA屬性相對于1988年。容量指邏輯細胞計數。速度指可編程織物的同功能性能。價格指每個邏輯單元。能量指每個邏輯單元。價格和能量按一萬倍放大。數據來源： Xilinx發表的數據。

這些進步在很大程度上是由工藝技術驅動的， 隨半導體的擴展， 很容易把 FPGA 的進化看成是一個簡單的容量發展。 這種看法太簡單了。FPGA 進展的真實故事要有趣得多。

自其引入以來， FPGA 設備經過幾個不同的發展階段已取得進展。 每個階段都受到工藝技術機會和應用程序需求的驅動。這些驅動壓力引起設備特性和工具的可觀察變化。在本文中， 我們回顧了FPGA的三階段。 每個階段長達8年， 并且每一段在回顧中都很明顯。

三個階段分別是：

1）發明階段， 1984–1991;

2）擴張階段， 1992–1999;

3）累積階段， 2000–2007.

圖2. FPGA與ASIC交叉點。 圖表顯示總成本與單位數量。 FPGA線條較暗，從左下角開始。 隨著下一個工藝節點的采用（從較早節點的虛線箭頭到稍后節點的實線箭頭），由垂直虛線表示的交叉點變大。

二、前言： 關于FPGA的重大問題有哪些？

A.FPGA VS ASIC

20世紀80年代，專用集成電路（ASIC）公司為電子市場帶來了一個驚人的產品：定制集成電路。 到20世紀80年代中期，有數十家公司在銷售ASIC，在激烈的競爭中，成本低，容量大，速度快的技術更具受青睞。 當FPGA出現的時候，它在所有這幾個方面上都并不突出，但卻一枝獨秀。這是為什么？

ASIC的功能是由自定義掩模工具決定的。ASIC的客戶為這些掩模工具支付了前期的一次性工程（NRE）費用。由于沒有定制的工具，FPGA降低了預付成本和建立定制數字邏輯的風險。通過制造一種可以被成百上千的客戶使用的自定義硅設備，FPGA供應商可以有效地平攤所有客戶的NRE成本，從而不會對任何一個客戶收取任何費用，又同時增加了每個客戶的單位芯片成本。

前期的NRE成本確保了FPGA在某些數量上比ASIC更具成本效益。FPGA供應商在他們的“交叉點”上吹噓這個數字，這個數字證明了ASIC的更高的NRE開銷。 在圖2中，圖線顯示了購買數量單位的總成本。 ASIC具有NRE的初始成本，并且每個后續單元將其單位成本增加到總數。 FPGA沒有NRE電荷，但是每個單元的成本都比功能相當的ASIC要高，因此斜率更陡峭。 兩條線在交叉點相遇。 如果所需的單元數量少于此數量，則FPGA解決方案便宜; 超過該數量的單位表明ASIC具有較低的總體成本。

由于NRE成本占ASIC總體擁有成本的很大一部分，所以FPGA每單位成本超過ASIC成本的優勢隨著時間的推移而減少。 圖2中的虛線表示某個工藝節點的總成本。 實線表示下一個工藝節點的情況，NRE成本增加，但是每個芯片的成本較低。 FPGA和ASIC都利用低成本制造，而ASIC NRE收費繼續攀升，推高交叉點。 最終，交叉點變得如此之高，以至于大多數客戶，單元的數量已經不再適用于ASIC。 定制芯片只保證非常高的性能或很高的體積; 所有其他人可以使用可編程解決方案。