實驗五? 數字鎖相環與位同步

一、?實驗目的

??? 1. 掌握數字鎖相環工作原理以及觸發式數字鎖相環的快速捕獲原理。
??? 2. 掌握用數字環提取位同步信號的原理及對信息代碼的要求。
3. 掌握位同步器的同步建立時間、同步保持時間、位同步信號同步抖動等概念。

二、?實驗內容

??? 1. 觀察數字環的失鎖狀態、鎖定狀態。
??? 2. 觀察數字環鎖定狀態下位同步信號的相位抖動現象及相位抖動大小與固有頻差、信息代碼的關系。
3. 觀察數字環位同步器的同步保持時間與固有頻差之間的關系。

三、?基本原理

??? 可用窄帶帶通濾波器，鎖相環來提取位同步信號。實驗一中用模數混合鎖相環（電荷泵鎖相環）提取位同步信號，它要求輸入信號是一個準周期數字信號。實驗三中的模擬環也可以提取位同步信號，它要求輸入準周期正弦信號。本實驗使用數字鎖相環提取位同步信號，它不要求輸入信號一定是周期信號或準周期信號，其工作頻率低于模數環和模擬環。
用于提取位同步信號的數字環有超前滯后型數字環和觸發器型數字環，此實驗系統中的位同步提取模塊用的是觸發器型數字環，它具有捕捉時間短、抗噪能力強等特點。位同步模塊原理框圖如圖5-1所示，電原理圖如圖5-2所示（見附錄）。其內部僅使用+5V電壓。

圖5-1? 位同步器方框圖

位同步模塊有以下測試點及輸入輸出點：
??? ? S-IN?????基帶信號輸入點/測試點（2個）
? BS-OUT?????位同步信號輸出點/測試點（3個）
??? 圖5-1中各單元與電路板上元器件的對應關系如下：
??? ? 晶振?????CRY3：晶體；U39：7404
??? ? 控制器?????U48：或門7432；U41：計數器74190
??? ? 鑒相器?????U40：D觸發器7474
??? ? 量化器?????U45：可編程計數器8254
??? ? 數字環路濾波器???由軟件完成
??? ? 數控振蕩????U46、U45：8254
??? ? 脈沖展寬器????U47：單穩態觸發器74123
??? 位同步器由控制器、數字鎖相環及脈沖展寬器組成，數字鎖相環包括數字鑒相器、量化器、數字環路濾波器、數控振蕩器等單元。
??? 下面介紹位同步器的工作原理。
??? 數字鎖相環是一個單片機系統，主要器件是單片機89C51及可編程計數器8254。環路中使用了兩片8254，共六個計數器，分別表示為8254A0、8254A1、8254A2、8254B0、8254B1、8254B2。它們分別工作在M0、M1、M2三種工作模式。M0為計數中斷方式，M1為單穩方式，M2為分頻方式。除地址線、數據線外，每個8254芯片還有時鐘輸入端C、門控信號輸入端G和輸出端O。
數字鑒相器電原理圖及波形圖如圖5-3（a）、圖5-3（b）所示。輸出信號寬度正比于信號ui及uo上升沿之間的相位差，最大值為ui的碼元寬度。稱此鑒相器為觸發器型鑒相器，稱包含有觸發器型鑒相器的數字環路為觸發器型數字鎖相環。

圖5-3? 數字鑒相器

量化器把相位誤差變為多進制數字信號，它由工作于M0方式、計數常數為N0的8254 B2完成（N0為量化級數，此處N0=52）。ud作為8254B2的門控信號，ud為高電平時8254B2進行減計數，ud為低電平時禁止計數，計數結束后從8254B2讀得的數字為
Nd= N0-N’d
式中N’d為ud脈沖寬度的量化值（下面用量化值表示脈沖寬度和時間間隔），N0≥N’d，讀數結束后再給8254B2寫入計數常數N0。讀數時刻由8254A2控制，它工作在M1模式，計數常數為N0，ui作為門控信號。一個ui脈沖使8254A2產生一個寬度為N0的負脈沖，倒相后變為正脈沖送到89C51的 端，而89C51的外中斷1被設置為負跳變中斷申請方式。由于8254A2產生的脈沖寬度不小于ud脈沖寬度且它們的前沿處于同一時刻，所以可以確保中斷申請后對8254B2讀數時它已停止計數。
??? 數字環路濾波器由軟件完成。可采用許多種軟件算法，一種簡單有效的方法是對一組N0作平均處理。設無噪聲時環路鎖定后ui與uo的相位差為N0/2，則在噪聲的作用下，鎖定時的相位誤差可能大于N0/2也可能小于N0/2。這兩種情況出現的概率相同，所以平均處理可以減小噪聲的影響，m個Nd值的平均值為
????????（5-2）
數字濾波器的輸出為
??????????????????????? Nc = No / 2 + Nd????????(5-3）
數控振蕩器由四個8254計數器及一些門電路構成，其原理框圖如圖5-4所示，圖中已注明了各個計數器的工作方式和計數常數。
??? 以下分析環路的鎖定狀態及捕捉過程，此時不考慮噪聲的影響。

圖5-4? 數控振蕩器

??? 環路開始工作時，軟件使8254B0和8254B1輸出高電平，從而使8254A1處于計數工作狀態、8254B1處于停止計數狀態，G6處于開啟狀態，8254A1輸出一個周期為N0的周期信號。若環路處于鎖定狀態，則N’d=N0/2，由式（5-1）及式（5-2）得Nd=N0/2。此時89c51的P1.4口不輸出觸發脈沖，8254A0輸出端仍保持初始化時的高電平，從而使8254B0的門控端G保持低電平、輸出端O保持高電平。這樣可保持8254A1、8254B1的工作狀態不變、環路仍處于鎖定狀態。若環路失鎖，則N’d≠N0/2，Nd≠N0/2，P1.4口輸出一個正脈沖u2，在u2作用下，8254A0輸出一個寬度為N0的負脈沖，倒相后變為正脈沖u3送給與門G2。G2的另一個輸入信號u1來自8254A1。在G1輸出的寬度為N 0的正脈沖持續時間內，8254A1一定有（也只有）一個負脈沖信號輸入，此負脈沖經G4倒相后與G1輸出的正脈沖相與后給8254B0的G端送一個觸發信號u4。在u4的作用下，8254B0輸出一個寬度為N0-2的負脈沖。在這段時間內，8254A1停止計數工作，8254B1進行減計數且在此時間內的最后一個時鐘周期輸出一個負脈沖。8254B0輸出的負脈沖的后沿重新啟動8254A1，使它重新作÷N0分頻。設m=1，上述過程的有關波形如圖5-5所示，圖中u?O為環路鎖定狀態下數控振蕩器的輸出信號。由圖5-5可見，不管失鎖時相位誤差多少（不會大于N0），只要對數控振蕩器作一次調整，就可使環路進入鎖定狀態，從而實現快速捕捉。
??? 程序流程如圖5-6所示，輸入信號ui使IE1置“1”，且使8254B2計數，對IE1進行位操作時又使之置“0”。由于量化誤差，故當Nd為N0／2，N0/2＋1或N0/2－1時，環路皆處于鎖定狀態，不對數控振蕩器進行調整。程序中令m=16，進行16次鑒相后做一次平均運算，若發現環路失鎖，則對數控振蕩器進行一次調整。
??? 控制器的作用是保證每次對8254B2進行讀操作之前鑒相器只輸出一個正脈沖，它由或門7432（U5:B）及16分頻器74190（U13）組成。

圖5-5? 捕獲過程波形

??? 當數字環輸入信號的碼速率與數控振蕩器的固有頻率完全相同時，環路鎖定后輸入信號與反饋信號（即位同步信號）的相位關系是固定的且符合抽樣判決器的要求（當然開環時它們的相位誤差也是固定的，但不符合抽樣判決器的要求）。輸入信號碼速率決定于發送端的時鐘頻率，數控振蕩器固有頻率決定于位同步器的時鐘頻率和數控振蕩器固有分頻比。由于時鐘信號頻率穩定度是有限的，故這兩個時鐘信號的頻率不可能完全相同，因此鎖相環輸入信號碼速率與數控振蕩器固有頻率不可能完全相等（即環路固有頻差不為0）。數字環位同步器是一個離散同步器，只有當輸入信號的電平發生跳變時才可能對輸入信號的相位和反饋信號的相位進行比較從而調整反饋信號的相位，在兩次相位調整的時間間隔內，反饋信號的相位相對于輸入信號的相位是變化的，即數字環位同步器提取的位同步信號的相位是抖動的，即使輸入信號無噪聲也是如此。

圖5-6? 鎖相環程序流程

??? 顯然，收發時鐘頻率穩定度越高，數字環的固有頻差就越小，提取的位同步信號的相位抖動范圍越小。反之，對同步信號的相位抖動要求越嚴格，則收發時鐘的頻率穩定度也應越高。
??? 位同步信號抖動范圍還與數字位同步器輸入信號的連“1”或“0”個數有關，連“1”或“0”個數越多，兩次相位調整之間的時間間隔越長，位同步信號的相位抖動越大。
??? 對于NRZ碼來說，允許其連“1”、連“0”的個數決定于數字環的同步保持時間tc。tc與收發時鐘頻率穩定度?、碼速率RB、允許的同步誤差最大值 的關系為：
tC =η/（2RBε）
tC的定義是：位同步器輸入信號斷開后，收發位同步信號相位誤差不超過 的時間。
關于數字環位同步器的工作原理，可參考文獻[3]、[4]、[5]。
用模擬環位同步器或模數環位同步器提取的位同步信號的相位抖動與固有頻差無關，但隨信息碼連“1”、連“0”的個數增多而增大。

四、?實驗步驟

??? 本實驗使用數字信源單元和位同步單元。
??? 1、熟悉位同步單元工作原理。將數字信源單元的NRZ-OUT連接到位同步單元的S-IN點，接通實驗箱電源。調整信源模塊的K1、K2、K3開關，使NRZ-OUT的連“0”和連“1”個數較少。
??? 2、觀察數字環的鎖定狀態和失鎖狀態。
將示波器的兩個探頭分別接數字信源單元的NRZ-OUT和位同步單元的BS-OUT，調節位同步單元上的可變電容C2，觀察數字環的鎖定狀態和失鎖狀態。鎖定時BS-OUT信號上升沿位于NRZ-OUT信號的碼元中間且在很小范圍內抖動；失鎖時，BS-OUT的相位抖動很大，可能超出一個碼元寬度范圍，變得模糊混亂。
??? 3、觀察位同步信號抖動范圍與位同步器輸入信號連“1”或連“0”個數的關系。
調節可變電容使環路鎖定且BS-OUT信號相位抖動范圍最小（即固有頻差最小），增大NRZ-OUT信號的連“0”或連“1”個數，觀察BS-OUT信號的相位抖動變化情況。
??? 4、觀察位同步器的快速捕捉現象、位同步信號相位抖動大小及同步保持時間與環路固有頻差的關系。
??? 先使BS-OUT信號的相位抖動最小，按一下復位鍵，觀察NRZ-OUT與BS-OUT信號的之間的相位關系變化快慢情況，再按一下復位鍵，觀察快速捕捉現象（位同步信號BS-OUT的相位一步調整到位）。再微調位同步單元上的可變電容（即增大固有頻差）當BS-OUT相位抖動增大時按一下復位鍵，觀察NRZ-OUT信號與BS-OUT信號的相位關變化快慢情況并與固有頻差最小時進行定性比較。

五、?實驗報告要求

??? 1、數字環位同步器輸入NRZ碼連“1”或連“0”個數增加時，提取的位同步信號相位抖動增大，試解釋此現象。
??? 2、設數字環固有頻差為Δf，允許同步信號相位抖動范圍為碼元寬度TS的η倍，求同步保持時間tC及允許輸入的NRZ碼的連“1”或“0”個數最大值。
??? 3、數字環同步器的同步抖動范圍隨固有頻差增大而增大，試解釋此現象。
4、若將AMI碼或HDB3碼整流后作為數字環位同步器的輸入信號，能否提取出位同步信號？為什么？對這兩種碼的信息代碼中連“1”個數有無限制？對AMI碼的信息代碼中連“0”個數有無限制？對HDB3碼的信息代碼中連“0”個數有無限制？為什么？
5、試提出一種新的環路濾波器算法，使環路具有更好的抗噪能力。
6、試解釋本實驗使用的數字鎖相環快速捕捉機理，并與超前滯后型數字環進行比較。

更多鎖相環知識請訪問 http://www.1cnz.cn/zhuanti/PLL.html