RISC-V入門：模塊化開放式的ISA CISC和RISC代碼區別

本文是RISC-V基礎知識的入門篇。介紹了開放式架構理念，模塊化ISA的技術描述，以及一些商業RISC-V微處理器實現。

RISC-V開放式指令集架構是當今專有架構（如ARM架構）的流行替代方案。自誕生以來，RISC-V在學術和商業上穩步普及。

了解 RISC 與 CISC

RISC是1980年代提出的一種計算機架構理念，，作為英特爾、摩托羅拉和幾乎所有其他公司提供的商業體系結構的替代方案。這種架構最初被稱為“復雜指令集計算機”或CISC，它依賴于密集的指令集來實現各種被認為是有用和必要的操作。然而，包括IBM和加州大學伯克利分校在內的許多研究團隊發現，編譯器最終通常只使用這些復雜指令集的很小一部分。這一發現，以及后續的一些其他發現，導致了對于是否需要更大的指令集的質疑，轉而采用專注于將簡單性作為提高效率的手段。總體而言，RISC在許多方面與CISC相反。通常，CISC中央處理器（CPU）具有少量的寄存器和大量指令集，其中大多數可以訪問內存，而RISC CPU具有大量寄存器和非常適度的指令集，內存訪問僅限于少數加載和存儲指令。為了說明復雜指令和簡單指令之間的區別，表1顯示了使用CISC CPU（恩智浦的s08）和RISC CPU（ARM Cortex M0 +）遞增計數器變量之間的代碼比較。

表 1.?CISC 和 RISC 代碼之間的比較示例?

在此表中，CISC 允許在單個指令中遞增變量，而RISC需要用加載和存儲來訪問內存。雖然這顯示了代碼大小的差異，但這不是一對一的比較，因為架構之間存在許多差異，因此這并不能證明一個在技術上比另一個更好。

如今，英特爾 x86/x64 架構證明了 CISC 微處理器沒有被 RISC 取代，而 ARM 架構則證明了 RISC 已經主導了移動設備市場。

RISC-V 歷史

RISC的首字母縮略詞是在1980年左右由加州大學伯克利分校的David Patte rson教授創造的，他和斯坦福大學的John Hennessy教授共同創作了著名的書籍《計算機組織與設計》和《計算機體系結構:定量方法》。由于他們在RISC架構上的突出貢獻，他們在2017年獲得了ACM A.M圖靈獎。從1980年到2010年，第五代RISC研究項目的開發開始了，并最終被稱為RISC-V。

RISC-V International— 一個開放的 ISA

RISC-V是一種開放式指令集架構（ISA），這意味著您可以自由地在微處理器或微控制器中實現RISC-V CPU，而無需向任何人支付使用此ISA的版稅。

RISC-V International是一個全球性的非營利組織，擁有并維護RISC-V ISA知識產權。其主要目標之一是保持RISC-V的設計基于簡單性和性能，而不是專注于商業利益。出于這個原因，RISC-V International依賴于其成員，這些成員代表了微處理器生態系統群體，從個人到Google，Intel和Nvidia等組織。成為會員有很多好處，包括有可能為ISA的設計做出貢獻，并投票批準擬議的變更。在圖1中，你可以看到多年來RISC-V發展的高層次時間表。?

圖 1.?自2010年成立以來，RISC-V一直受到微處理器行業的好評，并且在硬件和軟件方面的采用一直在穩步增長

RISC-V ISA和擴展的約定

作為始于1980年的第五代研究項目，RISC-V是一個經驗豐富的架構，旨在成功地解決過去其他人可能失敗的問題，RISC-V旨在從過去任何潛在的錯誤中吸取教訓。因此，RISC-V被設計為模塊化ISA，而不是傳統的增量ISA。這意味著RISC-V實現由一個強制性的基本ISA和許多ISA擴展組成，因此可以根據應用程序的需求定制CPU。自定義 ISA 的命名約定由字母 RV（對于 RISC-V）后跟位寬度和變體的標識符組成。例如，RV32IMAC（如圖 2 所示）表示：

RV32I：具有基本整數 ISA 的 32 位 CPU

M：整數乘法和除法擴展

A：原子指令擴展

C：壓縮指令擴展

圖 2.RV32IMAC ISA的指令集顯示了RISC-V的模塊化（非增量）特性。必需的基本 ISA 與一組擴展名組合在一起

編譯器會被告知目標 CPU 中包含的擴展，以便它生成盡可能好的代碼。如果代碼包含來自缺少擴展的指令，則硬件將捕獲并執行標準庫中的軟件函數。

基本整數 ISA

RV32I 基本整數 ISA 僅包含 47 條指令，即可實現絕大多數必要的操作，以實現 32 位整數的基本功能（其 64 位變體為 RV64I）。此 ISA 以 32 位編碼，包括以下說明：

加法
減法
按位運算
加載和存儲
跳轉
分支

基本 ISA 還指定了 32 個 CPU 寄存器（均為 32 位寬）以及程序計數器。唯一的特殊寄存器是x0，它總是讀作0，就像以前的RISC ISA中實現的那樣。盡管所有寄存器(表2中顯示的一些寄存器)都可用于一般用途，但應用程序二進制接口(ABI)根據其調用約定為每個寄存器指定了用途。這意味著一些寄存器應該保存臨時或已保存的數據、指針、返回地址等。

表 2.RV32I寄存器文件顯示RISC-V應用二進制接口中指定的硬件寄存器名稱及其分配的功能。

RISC-V 乘法和浮點

RV32M擴展實現了8條指令，以對整數執行乘法和除法（RV64M在這8條指令中增加了5條指令）。RV32F 擴展為 32 位浮點數和 26 個浮點指令增加了 32 個單獨的寄存器。同樣，RV32D 擴展使用 32 個 64 位浮點寄存器，支持雙精度 64 位浮點數。

RISC-V 指令的壓縮

RV32C擴展是RISC-V ISA的一個巧妙的補充，因為它為現有指令的一個特殊子集提供了一種可選的16位編碼。

在分析了現代優化編譯器生成的無數行代碼后，RISC-V的創建者確定了最流行的指令，并創建了16位版本，放棄了其完整32位版本的一些功能，無論如何，這些功能仍然在RV32I基礎ISA中可用。

由于這些指令的存在，這種壓縮是可能的：

1.有些寄存器比其他寄存器更受歡迎。

2.通常會覆蓋一個操作數。

3.有一些首選的即時值。

這允許將有限數量的寄存器的指令編碼為操作數，僅使用2個寄存器而不是3個，使用小的即時值，所有這些都在16位中。

通過壓縮最常用的指令，您有更好的機會顯著壓縮程序。

其他 RISC-V 擴展

還有許多其他擴展，它們實現了您可能期望從現代微處理器獲得的所有功能。這包括嵌入式基礎ISA（RV32E），原子操作（A），位操作（B），矢量操作（V）的擴展，等等。

RISC-V 實現

有許多公司在其微控制器、微處理器和 SoC 中制造 RISC-V 內核的所有變體。一個例子是SiFive，這是第一家基于RISC-V ISA制造芯片的公司。他們的芯片范圍從低端微控制器一直到高性能SoC。

圖 3.?RISC-V框圖的一個例子，即P550高性能應用處理器?

然而，實際的RISC-V項目并不局限于集成電路。在許多領域，如編譯器、模擬器、開發環境、操作系統等，正在進行的項目數量都令人印象深刻。有關項目的詳細列表，請訪問此GitHub (https://github.com/riscvarchive/riscv-software-list)?以了解更多信息。

總而言之，RISC-V是計算機架構世界中一個令人興奮的話題。

阅读全文

閱讀全文