1差分信號技術概況

高速差分信號有多種備選形式，這些差分技術有著相同的特點，但性能、功耗、應用場景等方面又變化多端。

差分技術

工業標準

最大數據率

VOD輸出幅值

電源功耗

LVDS

TIA/EIA-644

3.125Gbps

±350mV 低

LVPECL

無

10+Gbps

±800mV

中到高

CML

無

10+Gbps

±800mV

中

M-LVDS

TIA/EIA-899

250Mbps

±550mV

低

B-LVDS

無

800Mbps

550mV

低

國際標準ANSI/TIA/EIA-644A和ANSI/TIA/EIA-899中定義了LVDS和M-LVDS技術。Current-Mode Logic電流模式邏輯和Low-Voltage Positive-Emitter-Coupled Logic低壓正發射級耦合邏輯技術在業界應用廣泛，由于暫缺對應的工業標準，不同廠商的實現形式和接口的差異較大，往往采用AC耦合的方式來解決門限差異和兼容性問題。

典型的LVDS驅動接收對如圖1所示，驅動端使用3.5mA電流源。由于接收端輸入阻抗高，絕大多數有效電流將流過100Ω端接電阻，在接收端輸入處形成350mV壓差。接收端閾值電壓一般不超過100mV，且共模電壓在0到2.4V之間都可以維持這樣的激勵，能夠在驅動端和接收端提供很好的噪聲裕量和共模漂移容忍度。當電流方向改變時，幅值不變、極性反轉，由此產生了邏輯“1”和“0”。CML和LVPECL有著類似的結構，區別在于驅動電流強度和端接策略。

圖2為差分信號簡圖。首先，電流源在不同的方向驅動邏輯“1”和“0”，始終保持打開的狀態；相比于單端信號技術，可以消除晶體管頻繁開關造成的開關噪聲和EMI。其次，差分雙線相互毗鄰可提供重要的抗噪能力，兩根單線吸收的交調或EMI噪聲是一致的，接收端只對兩個通道的差值響應，“共模”噪聲會隨之消除。此外，由于兩條線承載的電流等幅反相，產生最小的EMI。

2LVDS低壓差分信號技術

LVDS效率很高，輸出幅值約350mV，在消耗較少能量的情況下，實現高達3.125Gbps數據速率；端接策略簡單、低功耗和低噪聲的性能使得LVDS技術在幾十Mbps到3Gbps之間應用廣泛。

為實現更高的數據速率，就需要使用CML或LVPECL。這兩種技術通過非常快且陡的跳變沿和接近800mV的輸出幅值，來提供超過10Gbps的數據速率，因此相對于LVDS會消耗更多的能量。

3CML電流模式邏輯技術

高速點對點形式的CML接口可提供超過10Gbps的數據速率。如圖3所示，CML通常在驅動端和接收端均集成了端接網絡，采用被動的50Ω上拉電阻連接到電源；通過AC耦合技術實現信號傳輸，需要傳輸DC平衡數據。

4LVPECL低壓正發射極耦合邏輯技術

LVPECL和PECL都是20世紀60年代ECL技術的分支，ECL通常在地和-5.2V之間供電。由于需要陰軌，ECL難以與其他邏輯兼容，直到PECL作為陽軌技術引進。ECL、PECL、LVPECL都需要50Ω端接到軌端，低于多數陽軌2V。ECL驅動器為低阻抗開射極輸出，約700到800mV，可產生非常快且平衡的跳變沿。LVPECL的優點在于陡峭且平衡的跳變沿、高驅動能力；缺點在于高功耗，有時需要獨立的端接軌。

5選擇合格的技術應用

在選擇高速接口技術時，應該注意如下因素：

● 所需帶寬

● 驅動電纜、背板或長線的能力

● 電源預算

● 網絡拓撲

● 串行或并行數據傳輸方式

● 工業標準間的兼容性

● 信號條件的特殊需求

LVDS作為最常用的差分信號接口，其低功耗、弱EMI、強抗噪特性使得應用最為廣泛。此外，LVDS的共模輸入范圍廣，易于與其他差分信號技術交互操作。最新一代的LVDS工作在DC到3.125Gbps之間，器件可通過預加重和均衡化等手段使信號通過有損電纜和印制板走線。

速率大于3.125Gbps時一般使用CML信號，PCIe、SATA、HDMI等通訊標準使用與CML一致的規則來規定特定的信號細節。

介于2Gbps到3.125Gbps之間的速率，高速接口的選擇取決于所需功能、性能、功耗等因素。對于相對短距的傳輸，CML有著最小的抖動而LVDS有著最低的電源功耗。對于長距傳輸，介質損耗占據主要因素地位，首當其沖要使數據速率和質量的傳輸條件最佳，LVDS和CML均可采用預加重、去加重、均衡化等處理技術。