?

賽靈思Zynq-7000 可擴展處理平臺（EPP）將雙 ARM Cortex-A9 MPCore 處理器系統與可編程邏輯和硬 IP 外設緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出的可擴展處理平臺（EPP）， 賽靈思在今年3月發布了基于Zynq -7000新系列的首批器件。?

采用 28 nm制造工藝， Zynq-7000嵌入式處理平臺系列的每款產品均采用帶有NEON及雙精度浮點引擎的雙核 ARM Cortex-A9 MPCore 處理系統，該系統通過硬連線完成了包括L1，L2 緩存、存儲器控制器以及常用外設在內的全面集成。(圖 1)。盡管 FPGA 廠商此前已推出過帶硬核或軟核處理器的器件，但 Zynq-7000 EPP 的獨特之處在于它由ARM處理器系統而非可編程邏輯元件來進行控制。也就是說，處理系統能夠在開機時引導（在 FPGA 邏輯之前）并運行各個獨立于可編程邏輯之外的操作系統。這樣設計人員就可對處理系統進行編程，根據需要來配置可編程邏輯。

利用這種方法，軟件編程模式將與全功能標準 ARM 處理器片上系統（SoC）毫無二致。過去設計師需要對 FPGA 邏輯進行編程以運行片上處理器。那就意味著如果想要使用器件，必須得是 FPGA 設計師。但現在使用 Zynq-7000 EPP，則完全不必擔心這一問題。


圖 1 —— 不同于以往在 FPGA 架構中嵌入 MPU ，賽靈思全新 Zynq-7000 EPP 系列使用 ARM 處理器而非可編程邏輯來進行控制。

圖1中文字：

新產品系列消除了延遲和從頭設計芯片的風險，這意味著系統設計團隊可以利用其先進的高級軟硬件編程多功能性簡便快速創建創新型片上系統，而這是其他任何半導體器件都無法實現的。這樣，Zynq -7000 EPP 能夠為廣大的創新者帶來無法比擬的益處，無論是專業的硬件、軟件、系統設計師或僅是單純的“制造商”，他們都可以探討處理能力與編程邏輯結合的可能性，進而創建出從未想象過的創新應用。

賽靈思處理平臺副總裁 Larry Getman 表示：“從最根本的層次來說，Zynq-7000 EPP 應該算是一類全新的半導體產品。它既不是單純的處理器，也不是單純的 FPGA。我們的產品是兩者的完美結合，正因如此我們才能夠幫助您消除現有解決方案的局限性，尤其針對雙芯片解決方案和 ASIC。

Getman 稱當前大多數電子系統都是將一個FPGA和一個獨立處理器或者一個帶有片上處理器的ASIC在同一個PCB上配合使用。賽靈思的最新產品可支持使用這類雙芯片解決方案的公司利用一個Zynq-7000 芯片來構建下一代系統，節省了物料成本和 PCB 空間，并且降低了總體功耗預算。由于處理器和FPGA 在相同的架構上，因此性能也得到了大幅提升。

Getman 表示 Zynq-7000 EPP 將會加快從 ASIC向 FPGA 的市場遷移。采用最新制造工藝實施 ASIC 過于昂貴并且對大多數應用來說風險太大。因此，越來越多的公司青睞于 FPGA。許多嘗試堅守舊 ASIC 方法的公司采用舊的制造工藝來實施他們的設計，分析師稱之為“價值認知型片上系統 ASIC”。然而 ASIC 依舊需要較長的設計周期并且存在重新設計（respin）的風險，這樣一來費用將會非常昂貴并且可能還會延遲產品的上市時間。Getman 說：“與舊技術相比，借助采用 28 nm技術的 Zynq-7000 EPP，器件的可編程邏輯部分并不存在尺寸或性能損耗的問題，您還可在處理子系統中獲得硬化 28 nm片上系統的附加優勢。憑借不到 15 美元的起始售價，我們使設計那些產量并非很大的 ASIC 在成本和風險上都不再劃算。您可以即刻讓您的軟硬件團隊開工，而那些死守ASIC 的設計團隊就很難做到這一點。”

Getman 表示自從賽靈思去年推出這款架構以來，市場對Zynq-7000 EPP的興趣和需求非常強烈。經選擇出的一部分早期試用客戶（alpha customer）已開始對將使用 Zynq-7000 器件的系統進行原型設計。該技術非常令人興奮。”

智能架構決策

在賽靈思處理解決方案副總裁 Vidya Rajagopalan 的領導下，Zynq-7000 EPP 設計團隊專門針對這類新器件而推出了一款設計精良的架構。除了選擇應用廣泛且倍受歡迎的 ARM 處理器系統以外，設計團隊的一個重要架構決策是在處理系統和可編程邏輯之間廣泛使用高帶寬 AMBA? 高級擴展接口（AXI?）互聯。這樣一來便能夠以較低的功耗支持 ARM 雙核 Cortex-A9 MPCore 處理子系統和可編程邏輯之間的多千兆位數據傳輸，進而消除了控制、數據、I/O 和內存所面臨的性能瓶頸。

實際上，賽靈思一直與 ARM 保持緊密合作，力求讓 ARM 架構更加適合于 FPGA 應用。Rajagopalan 稱：“AXI4 擁有存儲器訪問版本和流數據訪問版本。賽靈思推動著 ARM 的流定義，因為人們針對應用而開發的許多 IP （例如高帶寬視頻）均為流 IP。ARM 的產品沒有這種流接口，因此他們選擇與我們合作。”

Getman 稱這款架構的另一個主要方面是賽靈思將一組有益的標準接口 IP 硬化到 Zynq-7000 EPP 芯片中。他說：“我們盡量選擇應用更廣泛的外設，例如 USB、以太網、SDIO、UART、SPI、I2C 和 GPIO 都是標準配置。但有一個例外，那就是我們還向該器件添加了 CAN。CAN 屬于稍專業化的硬化核心之一，但它在以下兩個主要目標市場中應用廣泛：工業和汽車業。將其硬化在器件中只是 Zynq-7000 EPP 的又一個賣點。

在內存方面，Zynq-7000 器件提供了多達 512 KB 的二級緩存，由兩個處理器共享。Getman 說：“Zynq-7000 EPP 器件具有 256 KB 的高速暫存區，這是處理器和 FPGA 都可以訪問的共享內存。”

一個單獨的多標準 DDR 控制器可支持三種類型的雙倍數據速率內存。 Rajagopalan 表示：“大多數 ASSP 的目標是特定細分市場，而我們的目標是 LP DDR2、DDR2 和 DDR3，因此用戶可以根據自身需求在功率和性能之間做出權衡。這是一種多標準 DDR 控制器，而我們是最早提供類似控制器的公司之一。”

Zynq-7000 EPP 不僅是一種新器件，也是賽靈思的最新設計平臺， 它與開發板、軟件、IP 和文檔一起提供，可以幫助客戶迅速上手和運行。此外，賽靈思還將在未來幾年中不斷推出針對特定垂直市場和特定應用的 Zynq-7000 EPP 設計平臺（包括板卡或子卡、IP 和文檔），以幫助設計團隊加快產品上市速度。
賽靈思聯盟計劃成員和 ARM 聯盟也將為客戶提供豐富的 Zynq-7000 EPP 資源，包括主流操作系統、調試程序、IP、參考設計及其它學習和開發資料等。

除了創造出色的芯片和配套工具，賽靈思還為 Zynq-7000 EPP 精心提供了簡單易用的設計和編程流程。

以處理器為中心的開發流程

Zynq-7000 EPP 依賴于一種常見的工具流，嵌入式軟件和硬件工程師可利用這一工具流來執行開發、調試和實施任務。其方法與現在非常相似，即采用通過 Xilinx? ISE? 設計套裝和第三方工具提供的常見嵌入式設計方法（圖 2）。Getman 注意到，軟件應用工程師能使用與在之前的設計中采用的相同開發工具。賽靈思為嵌入式軟件應用項目提供了軟件開發工具包（SDK，一種基于 Eclipse 的工具套裝）。工程師還可以使用第三方開發環境，例如 ARM Development Studio 5 (DS-5?)、ARM RealView Development Suite (RVDS?) 或任何其它來自 ARM 體系的開發工具。

Linux 應用開發人員可以充分利用 Zynq-7000 器件中的兩個 Cortex-A9 CPU 內核，在對稱多處理器模式下實現最高的性能。此外，他們還可以在單處理器或對稱多處理器模式下運行的 Linux 系統（一種實時操作系統 (RTOS)，包括 VxWorks 等）中設置 CPU 內核，也可以在二者中同時設置。為了支持快速開始軟件開發，賽靈思為客戶提供了開源的 Linux 驅動程序和裸機驅動程序，適用于所有外圍處理設備（USB、以太網、SDIO、UART、CAN、SPI、I²C 和 GPIO）。賽靈思和 ARM 合作伙伴生態系統還提供了全面支持的 OS/RTOS 板卡支持套件，以及中間件和應用軟件。

與此同時，ISE 設計套裝中的硬件設計流程與嵌入式處理器設計流程相似，并為可擴展處理平臺增加了一些新步驟。處理子系統是一個擁有整套通用外圍設備的完整的雙核系統。硬件設計師可以通過在可編程邏輯中為處理子系統連接更多軟 IP 外圍設備，來擴展其處理能力。硬件開發工具 Xilinx Platform Studio 實現了許多常用硬件開發步驟的自動化，還能協助設計師優化器件引腳。Getman 介紹說：“我們還為 ISE 增加了一些對硬件斷點和交叉觸發進行共同調試的功能。對我們來說，最重要的是要為軟件開發人員和硬件設計師們提供舒適的開發環境。”

一種妥善的編程方法

在賽靈思的產品中，用戶可以配置可編程邏輯，并通過 AXI “互連”模塊將其連接到 ARM 內核，以擴展處理器系統的性能和功能范圍。賽靈思和 ARM 合作伙伴生態系統提供了大量的軟 AMBA 接口 IP 內核，供設計人員在 FPGA 可編程邏輯中使用。設計人員可以用它們來構建其目標應用所需的任何自定義功能。器件使用的是與 7 系列 FPGA 相同的常見可編程邏輯結構，所以設計人員可以加載一個或者多個配置文件，甚至采用部分可重配置技術，來支持器件按需即時對可編程邏輯功能進行重新編程。

器件兩部分之間的互連操作對于設計人員在很大程度上是透明的。

圖 2 - Zynq-7000 EPP 采用的是一種常見工具流，供系統架構師、軟件開發人員和硬件設計師等人員使用。

工具開發流程

圖中文字：

主、從器件之間的相互訪問是根據為每個從器件分配的地址范圍，通過 AXI 互連來路由的。多個主器件可以同時訪問多個副器件，并且每個 AXI 互連使用一個兩級 (two-level) 仲裁機制解決爭用問題。

?