在Linux驅(qū)動(dòng)中，操作時(shí)鐘只需要簡(jiǎn)單調(diào)用內(nèi)核提供的通用接口即可，clock驅(qū)動(dòng)通常是由芯片廠商開(kāi)發(fā)的，在Linux啟動(dòng)時(shí)clock驅(qū)動(dòng)就已經(jīng)初始化完成。
2023-05-31 16:10:23
433 
ICG（integrated latch clock gate）就是一個(gè)gating時(shí)鐘的模塊，通過(guò)使能信號(hào)能夠關(guān)閉時(shí)鐘。
2023-09-11 12:24:48973 
在時(shí)序報(bào)告中，會(huì)顯示出clock path skew，如果時(shí)鐘偏移超過(guò)0.5ns，就需要額外關(guān)注了。
2024-03-13 09:06:20449 
` Vivado工具在編譯時(shí)通常會(huì)自動(dòng)識(shí)別設(shè)計(jì)中的時(shí)鐘網(wǎng)絡(luò)，并將其分配到專用的時(shí)鐘布局布線資源中。通過(guò)對(duì)某些時(shí)鐘網(wǎng)絡(luò)設(shè)置CLOCK_DEDICATED_ROUTE值為FALSE，可以將被識(shí)別
2020-09-15 13:30:49
CLOCK_DRV_Init 與 Clock_Ip_InitClock 之間的區(qū)別哪個(gè)更適合非 autosar 應(yīng)用程序。
2023-04-19 07:21:13
clock信號(hào)上并聯(lián)電容的作用，機(jī)理是什么，在信號(hào)的影響是什么
2013-09-05 22:03:22
clock如何配置？怎么使用？
2022-01-26 07:30:43
程序如下：當(dāng)定時(shí)配置按照如下配置TIClockParams.period = 0; TIClockParams.startFlag = FALSE; Clock_construct(&
2020-03-26 07:25:50
有小伙伴知道，HDMI那塊的Clock如何配置嗎？?有什么文檔說(shuō)明嗎？
2024-01-10 07:51:12
1. Clock時(shí)鐘組件的基本使用組件說(shuō)明：Text的子類，所以可以使用Text的一些屬性。常用屬性： 常見(jiàn)方法： 基本用法：xml 文件布局： 默認(rèn)把當(dāng)前時(shí)間作為一個(gè)展示，而且時(shí)間是不斷走動(dòng)
2021-09-06 15:52:23
Multiple Clock System Design Look Step by StepPossible Assign Option–Tpd?? NO! NO! Tpdcan
2008-09-11 09:20:30
The PLL reference clock ofdoes not match the clock frequency input to refclk解決方法這是sopc版本問(wèn)題，核沒(méi)問(wèn)題
2015-04-02 11:34:42
現(xiàn)在使用C6748開(kāi)發(fā)，需要使用sy***ios6。在SYSBIOS6中需要使用某一個(gè)timer來(lái)驅(qū)動(dòng)系統(tǒng)時(shí)鐘，在sy***ios的cfg文件中，clock模塊有下圖所示的配置界面，可以啟動(dòng)
2020-05-19 11:15:46
SysBios 關(guān)于clock有這么一段描述：
The Clock module lets you create Clock object instances, which reference
2018-06-19 00:31:30
我按照官網(wǎng)提供的SPI例程，先初始化Module，然后在Channel初始化時(shí)，將SPI模式配置為3（clock polarity = 1；clock phase=1）。但是此時(shí)CLK的狀態(tài)仍然為
2024-02-18 07:09:54
創(chuàng)建一個(gè)時(shí)鐘：create_clock -period 9.920 -name IncomingClk [get_ports InClk]然后嘗試使用以下命令創(chuàng)建生成的時(shí)鐘
2018-11-05 11:32:59
1，在一個(gè)verilog程序里，如果循環(huán)是一個(gè)循環(huán)次數(shù)不可定的循環(huán)，那么它能被綜合工具綜合嗎2，如果程序里有always @(clock)里面又嵌套了@(clock)這樣的控制事件，這個(gè)能被綜合嗎
2015-02-03 15:29:11
同步博客地址：從STM32開(kāi)始的RoboMaster生活：進(jìn)階篇 V [Clock Tree]項(xiàng)目&教程倉(cāng)庫(kù)：-STM32-RoboMaster-1.0 什么是Clock Tree？1.1
2021-08-11 08:41:57
下問(wèn)題：上面說(shuō)我的AO所在的時(shí)鐘域不支持，支持的時(shí)鐘域是在Data Clock 2x. 而我項(xiàng)目里頂層時(shí)鐘設(shè)置的是200MHZ, loop timer 我設(shè)置的是1 tick. Data Clock 2x
2017-02-09 01:33:31
如圖所示，在TC397的ASCLIN SPI Master Timing表格中，控制器所需要的最小setup time大于最小clock period，這是不滿足時(shí)序要求的，請(qǐng)問(wèn)datasheet是否有誤？
2024-01-29 08:00:24
原子的第一個(gè)例程流水燈中用了 Stm32_Clock_Init()函數(shù)，現(xiàn)在來(lái)解析一下：引用時(shí)Stm32_Clock_Init(9);定義（此處省略了跑OS時(shí)的代碼）看程序前，請(qǐng)確保理解了這個(gè)時(shí)鐘樹(shù)
2021-08-09 08:29:52
求助大神，clock skew太大，導(dǎo)致時(shí)序違規(guī)怎么破？時(shí)鐘由DCM輸出，已經(jīng)過(guò)BUFG
2016-01-14 17:00:12
相移。所以用generated clock約束PLL生成的時(shí)鐘。2.對(duì)輸入延時(shí)的約束對(duì)于源同步時(shí)鐘系統(tǒng)，數(shù)據(jù)和時(shí)鐘信號(hào)時(shí)同步傳輸?shù)模詫?duì)于輸入延時(shí)來(lái)說(shuō)只需要考慮skew就可以了。最大的輸入延時(shí)為skew
2014-12-25 14:28:06
分別在CCS 軟仿6678和6678EVM板子上跑程序，用clock計(jì)數(shù)，板子上選的是CPU EXECUTE CYCLES，軟仿時(shí)候選的是CYCLE.CPU，得出的結(jié)果卻是軟仿比板子上跑的時(shí)鐘數(shù)要少
2018-08-07 06:51:00
我用CLOCK()函數(shù)去測(cè)試FFT時(shí)間，但是測(cè)試的結(jié)果不對(duì)。 CLOCK() 是要使能嗎？ 那在我的代碼里面我需要怎么做呢？ CLOCK()函數(shù)返回的是DSP運(yùn)行的時(shí)鐘周期數(shù)嗎？
2018-07-24 10:24:14
_Params_init(&clkParams); clkParams.period = 5; clkParams.startFlag = false; gs_clk = Clock
2019-01-24 06:43:04
1 配置RCCHigh Speed Clock(HSE)選擇第三項(xiàng)（即外部時(shí)鐘源）2 配置SYSDebug選擇第二項(xiàng)Serial Wire3 設(shè)置時(shí)鐘切換到Clock Configuration，按
2021-08-10 06:25:36
The ICS557-01 is a clock chip designed for use inPCI-Express Cards as a clock source. It provides
2008-04-01 15:14:40
19 DS108x Spread-spectrum clock modulators reduce peak EMI
Pin-selectable dither rate and magnitude
2008-07-25 01:26:0610 The Intersil 82C284 is a clock generator/driver which providesclock signals for 80C286 processors
2009-01-08 18:37:518 The AD807 provides the receiver functions of data quantization,signal level detect, clock recovery
2009-09-15 08:24:2512 The ADN2815 provides the receiver functions of quantization and clock and data recovery
2009-09-15 08:40:0618 The AD9520-51 provides a multioutput clock distribution function with subpicosecond jitter
2009-09-15 14:28:3417 The AD9522-51 provides a multioutput clock distribution function with subpicosecond jitter
2009-09-15 14:39:1512 continuousdataow embedded systems This paper describes the design of aglobal clock subsystem which is an essential component of
2009-11-30 11:37:359 七彩虹 C.P35 X5 Smart Clock 2.0.1.0版.rar
2010-01-19 15:25:252 七彩虹 C.P35 X5 Smart Clock 2.0.1.0版.rar
2010-01-26 16:24:2511 PCIe Clock Buffer :
PI6C20800: 1:8 PCIe 100 MHz DifferentialHCSL Clock Buffer View Datasheet |
2008-04-01 14:59:102837
Determining Clock Accuracy Requirements for UART Communications
Abstract: This applicati
2009-03-31 22:17:061027 
an extremely clean clock signal to make sure an external clock source does not contribute undesired noise to the overal dynamic performance of
2009-04-16 16:34:231576 
Abstract: This application note discusses how to realize gapped clock applications with the DS31256
2009-04-18 11:32:20921 
Abstract: The DS3112 has six different transmit clock and six different receive clock types
2009-04-20 09:51:19625 
Abstract: Application Note 354 provides a logical diagram of the clock map of the Dallas
2009-04-20 10:21:38788 
" of phased signals such as data and clock signals. Skew can be caused by signal delays in the signal path or inherent incompatibilities between s
2009-04-22 11:21:131151 
Real Time Clock Compensation This document describes how to use software to compensate the real
2011-02-06 10:30:2630 The AD9557 is a low loop bandwidth clock multiplier that provides jitter cleanup
2011-10-29 17:10:4431 ARM系列芯片s3c2440a_7clock&power
2016-01-14 15:40:576 【好程序系列】Proteus在MCS&ARM中的應(yīng)用之Digital Clock (2)
2016-01-20 15:17:073 【好程序系列】Proteus在MCS&ARM中的應(yīng)用之Digital Clock (1)
2016-01-20 15:17:2210 【好程序系列】Proteus在MCS&ARM中的應(yīng)用之99s Clock
2016-01-20 15:19:319 FPGA_Alarm_Clock，好東西，喜歡的朋友可以下載來(lái)學(xué)習(xí)。
2016-02-22 14:46:390 ICS307 Clock Generator。
2016-03-23 10:41:290 51黑論壇_12864LCD-clock
2017-03-01 13:17:472 如果時(shí)鐘同時(shí)驅(qū)動(dòng)I/O和Slice中的邏輯資源，且負(fù)載小于2000時(shí)，可通過(guò)CLOCK_LOW_FANOUT屬性對(duì)相應(yīng)的時(shí)鐘net進(jìn)行設(shè)置，最終可使工具將該時(shí)鐘驅(qū)動(dòng)的所有負(fù)載放置在同一個(gè)時(shí)鐘域內(nèi)。通過(guò)命令report_clock_utilization生成的報(bào)告可查看每個(gè)時(shí)鐘的負(fù)載，如下圖所示。
2018-11-07 11:08:444335 
clock source用于為linux內(nèi)核提供一個(gè)時(shí)間基線，如果你用linux的date命令獲取當(dāng)前時(shí)間，內(nèi)核會(huì)讀取當(dāng)前的clock source，轉(zhuǎn)換并返回合適的時(shí)間單位給用戶空間。
2019-05-10 14:36:121691 Collapse可以將Sink，ICG，Buffer等cell不展開(kāi)顯示，只以一個(gè)簡(jiǎn)單數(shù)字和虛線表示連接關(guān)系，下圖藍(lán)圈表示該buffer驅(qū)動(dòng)了100個(gè)clock sink
2020-05-19 16:20:079301 
Clock shew是數(shù)字集成電路設(shè)計(jì)中一個(gè)重要的因素。本文比較了在同步電路設(shè)計(jì)中0clock shew和非0clock shew時(shí)鐘分布對(duì)電路性能的影響，分析了通過(guò)調(diào)整時(shí)鐘樹(shù)中CLOCK SKEW來(lái)改善電路性能的方法，從而說(shuō)明非0clock shew時(shí)鐘分布是如何提高同步電路運(yùn)行的最大時(shí)鐘頻率的。
2021-01-14 16:26:5221 AD9540:?655 MHz Low Jitter Clock Generator Data Sheet
2021-01-28 15:37:316 AD9546: Dual DPLL Digitized Clock Synchronizer Data Sheet
2021-01-28 16:38:354 AD9574：以太網(wǎng)/Gigabit Ethernet Clock數(shù)據(jù)Sheet
2021-05-12 18:41:464 View the reference design for AN_Clock_Optimization. http://www.1cnz.cn/soft/ has thousands of reference designs to help bring your project to life.
2021-07-09 09:39:270 51單片機(jī)——My-Clock項(xiàng)目
2021-11-23 16:51:3613 電子發(fā)燒友網(wǎng)站提供《Gowin時(shí)鐘資源(Clock)用戶指南.pdf》資料免費(fèi)下載
2022-09-14 14:23:460 Gowin?
I3C Slave Dual Clock IP 用戶指南主要內(nèi)容包括功能特點(diǎn)、端口
描述、時(shí)序說(shuō)明、寄存器描述、配置調(diào)用、參考設(shè)計(jì)等，旨在幫助用戶快速
了解 Gowin I3C Slave Dual Clock IP 的產(chǎn)品特性、特點(diǎn)及使用方法。
2022-09-15 11:03:370 電子發(fā)燒友網(wǎng)站提供《Gowin I3C Dual Clock IP用戶指南.pdf》資料免費(fèi)下載
2022-09-15 15:29:200 電子發(fā)燒友網(wǎng)站提供《Gowin I3C Single Clock IP用戶指南.pdf》資料免費(fèi)下載
2022-09-15 15:28:200 電子發(fā)燒友網(wǎng)站提供《Compact系列CPLD時(shí)鐘資源(Clock/PLL)用戶指南 .pdf》資料免費(fèi)下載
2022-09-26 10:03:332 異或邏輯中：clock unate的極性跟另一個(gè)input有關(guān)，是一個(gè)non-unate的信號(hào)。pulse generator的輸出不是unate。
2022-12-20 14:19:494141 SYSREF和Device Clock需要同源。而且標(biāo)準(zhǔn)中推薦，SYSREF和Device clock都采用同樣的電平類型，以防止在芯片內(nèi)部產(chǎn)生額外的偏差。
2022-12-30 11:03:592455 PTP Clock Manager for Linux Message Log 手冊(cè)
2023-01-30 18:55:460 P_數(shù)據(jù)表(A-5):Analog-PLL For Spread Spectrum Clock
2023-03-16 19:27:310 9FGx08 PCIe Clock Generator 評(píng)估板s 用戶指南
2023-03-29 18:55:280 FPGA中的Bank和Clock Region有什么關(guān)系？
2023-05-15 09:32:34587 
Programmable Clock Buffer 5P1105/5P1103 評(píng)估板
2023-05-15 19:16:400 對(duì)于發(fā)送時(shí)鐘和接收時(shí)鐘是同一時(shí)鐘的單周期路徑，時(shí)鐘抖動(dòng)對(duì)建立時(shí)間有負(fù)面影響，但對(duì)保持時(shí)間沒(méi)有影響。
2023-06-12 09:15:48355 
電子發(fā)燒友網(wǎng)站提供《IoT ONE Nixie Clock Arduino Cloud背光控制.zip》資料免費(fèi)下載
2023-06-14 14:33:380 Period檢查？ 在.lib中，觸發(fā)器、latch、Memory這些時(shí)序期間的clock input pin上會(huì)定義min_period屬性來(lái)規(guī)定它上面時(shí)鐘的最小周期（也就是最高頻率），例如： pin
2023-06-17 14:16:13753 大多數(shù)低功耗設(shè)計(jì)手法在嚴(yán)格意義上說(shuō)并不是由后端控制的，Clock Gating也不例外。
2023-06-27 15:47:351038 
一個(gè)cell的一個(gè)輸入為clock信號(hào)，另一個(gè)輸入為gating信號(hào)，并且輸出作為clock使用，這樣的cell為gating cell。
2023-06-29 15:28:341642 
今天我們要介紹的時(shí)序分析基本概念是 **clock group，簡(jiǎn)稱時(shí)鐘組。** 定義完時(shí)鐘后，我們也需要通過(guò)設(shè)置clock group來(lái)確認(rèn)各個(gè)時(shí)鐘之間的關(guān)系。
2023-07-03 14:37:27716 
今天我們要介紹的時(shí)序分析概念是clock gate。 clock gate cell是用data signal控制clock信號(hào)的cell，它被頻繁地用在多周期的時(shí)鐘path，可以節(jié)省功耗。
2023-07-03 15:06:031484 
PTP Clock Manager for Linux Message Log 手冊(cè)
2023-07-03 20:29:282 今天我們要介紹的時(shí)序分析概念是generate clock。中文名為生成時(shí)鐘。generate clock定義在sdc中，是一個(gè)重要的時(shí)鐘概念。
2023-07-06 10:34:181234 
Clock分為兩大類，一類是root clock，其定義指令是create_clock；另外一類是generated clock，其定義指令是create_generated_clock。
2023-07-06 15:31:22944 
要探討今天的主題，首先需要跟大家一起學(xué)習(xí)下clock latency這個(gè)基本概念。Clock latency通俗意義上是指clock定義點(diǎn)到clock sink point（時(shí)序器件的clock
2023-07-06 15:34:441644 
P_數(shù)據(jù)表(A-5):Analog-PLL For Spread Spectrum Clock
2023-07-06 20:13:470 本文聊聊“RQS_CLOCK-12”時(shí)鐘設(shè)置建議以及它如何幫助達(dá)成時(shí)序收斂
2023-07-12 15:44:19294 
9FGx08 PCIe Clock Generator 評(píng)估板s 用戶指南
2023-07-11 19:20:250 Programmable Clock Buffer 5P1105/5P1103 評(píng)估板
2023-07-11 20:28:281 當(dāng)下這社會(huì)，沒(méi)有幾萬(wàn)個(gè)Clock Gating，出門都不好意思和別人打招呼！
2023-07-17 16:50:292308 
在本篇博文中，我們來(lái)聊聊“RQS_CLOCK-12”時(shí)鐘設(shè)置建議以及它如何幫助達(dá)成時(shí)序收斂。
2023-07-26 09:53:50384 
首先，ASIC芯片的clock gating絕對(duì)不能采用下面結(jié)構(gòu)，原因是會(huì)產(chǎn)生時(shí)鐘毛刺
2023-08-25 09:53:43627 
clock子系統(tǒng) Linux的時(shí)鐘子系統(tǒng)由CCF（common clock framework）框架管理， CCF向上給用戶提供了通用的時(shí)鐘接口，向下給驅(qū)動(dòng)開(kāi)發(fā)者提供硬件操作的接口 。各結(jié)構(gòu)體關(guān)系
2023-09-27 14:25:18337 clock驅(qū)動(dòng)實(shí)例 clock驅(qū)動(dòng)在時(shí)鐘子系統(tǒng)中屬于provider，provider是時(shí)鐘的提供者，即具體的clock驅(qū)動(dòng)。 clock驅(qū)動(dòng)在Linux剛啟動(dòng)的時(shí)候就要完成，比 initcall
2023-09-27 14:39:35367 
電子發(fā)燒友網(wǎng)站提供《CLOCK常見(jiàn)問(wèn)題解答.pdf》資料免費(fèi)下載
2023-11-23 10:23:380
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論