ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區別和聯系

arm是一種嵌入式芯片，比單片機功能強，可以針對需要增加外設。類似于通用cpu，但是不包括桌面計算機。

DSP主要用來計算，計算功能很強悍，一般嵌入式芯片用來控制，而DSP用來計算，譬如一般手機有一個arm芯片，主要用來跑界面，應用程序，DSP可能有兩個，adsp,mdsp，或一個，主要是加密解密，調制解調等。

FPGA和CPLD都是可編程邏輯器件，都可以用VHDL或verilog HDL來編程，一般CPLD使用乘積項技術，粒度粗些；FPGA使用查找表技術，粒度細些，適用觸發器較多的邏輯。其實多數時候都忽略它們的差異，

一般在設計ASIC芯片時要用FPGA驗證，然后再把VHDL等程序映射為固定的版圖，制作ASIC芯片，
在設計VHDL程序時，有可能要使用C仿真。

SOC就是單片系統，主要是器件太多設計復雜，成本高，可靠性差等缺點，所以單片系統是一個發展趨勢。

SOPC就是可編程芯片系統，就是可以用FPGA/CPLD實現一個單片系統，譬如altera的Nios軟核處理器嵌入到Stratix中。

ARM、DSP、FPGA的異同點

　　ARM （AdvancedRISCMachines）

　　是微處理器行業的一家知名企業，設計了大量高性能、廉價、耗能低的RISC處理器、相關技術及軟件。ARM架構是面向低預算市場設計的第一款RISC微處理器，基本是32位單片機的行業標準，它提供一系列內核、體系擴展、微處理器和系統芯片方案，四個功能模塊可供生產廠商根據不同用戶的要求來配置生產。由于所有產品均采用一個通用的軟件體系，所以相同的軟件可在所有產品中運行。目前ARM在手持設備市場占有90以上的份額，可以有效地縮短應用程序開發與測試的時間，也降低了研發費用。

　　DSP （digitalsignalprocessor）

　　是一種獨特的微處理器，有自己的完整指令系統，是以數字信號來處理大量信息的器件。一個數字信號處理器在一塊不大的芯片內包括有控制單元、運算單元、各種寄存器以及一定數量的存儲單元等等，在其外圍還可以連接若干存儲器，并可以與一定數量的外部設備互相通信，有軟、硬件的全面功能，本身就是一個微型計算機。DSP采用的是哈佛設計，即數據總線和地址總線分開，使程序和數據分別存儲在兩個分開的空間，允許取指令和執行指令完全重疊。也就是說在執行上一條指令的同時就可取出下一條指令，并進行譯碼，這大大的提高了微處理器的速度。另外還允許在程序空間和數據空間之間進行傳輸，因為增加了器件的靈活性。其工作原理是接收模擬信號，轉換為0或1的數字信號，再對數字信號進行修改、刪除、強化，并在其他系統芯片中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數以千萬條復雜指令程序，遠遠超過通用微處理器，是數字化電子世界中日益重要的電腦芯片。它的強大數據處理能力和高運行速度，是最值得稱道的兩大特色。由于它運算能力很強，速度很快，體積很小，而且采用軟件編程具有高度的靈活性，因此為從事各種復雜的應用提供了一條有效途徑。

　　當然，與通用微處理器相比，DSP芯片的其他通用功能相對較弱些。

　　FPGA （FieldProgrammableGateArray）

　　FPGA是現場可編程門陣列的縮寫，它是在PAL、GAL、PLD等可編程器件的基礎上進一步發展的產物，是專用集成電路（ASIC）中集成度最高的一種。FPGA采用了邏輯單元陣列LCA（LogicCellArray）這樣一個新概念，內部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內部連線（Interconnect）三個部分。用戶可對FPGA內部的邏輯模塊和I/O模塊重新配置，以實現用戶的邏輯。它還具有靜態可重復編程和動態在系統重構的特性，使得硬件的功能可以像軟件一樣通過編程來修改。作為專用集成電路（ASIC）領域中的一種半定制電路，FPGA既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。可以毫不夸張的講，FPGA能完成任何數字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用FPGA來實現。

　　FPGA如同一張白紙或是一堆積木，工程師可以通過傳統的原理圖輸入法，或是硬件描述語言自由的設計一個數字系統。通過軟件仿真，我們可以事先驗證設計的正確性。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時修改設計而不必改動硬件電路。使用FPGA來開發數字電路，可以大大縮短設計時間，減少PCB面積，提高系統的可靠性。FPGA是由存放在片內RAM中的程序來設置其工作狀態的，因此工作時需要對片內的RAM進行編程。用戶可以根據不同的配置模式，采用不同的編程方式。加電時，FPGA芯片將EPROM中數據讀入片內編程RAM中，配置完成后，FPGA進入工作狀態。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片FPGA，不同的編程數據，可以產生不同的電路功能。因此，FPGA的使用非常靈活?？梢哉f，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。

　　ARM具有比較強的事務管理功能，可以用來跑界面以及應用程序等，其優勢主要體現在控制方面。

　　DSP主要是用來計算的，比如進行加密解密、調制解調等，優勢是強大的數據處理能力和較高的運行速度。

　　FPGA可以用VHDL或verilogHDL來編程，靈活性強，由于能夠進行編程、除錯、再編程和重復操作，因此可以充分地進行設計開發和驗證。當電路有少量改動時，更能顯示出FPGA的優勢，其現場編程能力可以延長產品在市場上的壽命，而這種能力可以用來進行系統升級或除錯。

　　三種器件各有其優勢，所以是誰也沒有辦法替代誰。主要的競爭在FPGA與DSP，低端CPU之間展開。因為DSP和CPU都是專用集成電路，所以內部時鐘頻率可以做的很高，密度可以做的很高，特別是CPU，往往都代表了半導體的最新最高工藝。現在PC機上的CPU以GHz為計量單位，而FPGA基本500MHz就封頂了。

　　DSP是軟件實現算法。FPGA是硬件實現算法，所以FPGA的處理速度會更高。FPGA比DSP快的一個重要原因是FPGA可以實現并行運算，而DSP由于硬件結構條件限制，主要還是依靠軟件來提取指令執行，理解為還是串行執行的！FPGA可以通過并行處理和流水線，達到比CPU和DSP更高的數據處理能力。而且現在FPGA也內嵌了DSP模塊和CPU，可以設計成片上系統。對于對CPU要求不高的單板，只要使用FPGA內的CPU就可以了，不需要另外再貼塊CPU芯片了。

FPGA與CPLD的區別

系統的比較,與大家共享：

盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:
①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發器豐富的結構,而ＣＰＬＤ更適合于觸發器有限而乘積項豐富的結構。
②ＣＰＬＤ的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結構決定了其延遲的不可預測性。

③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過改變內部連線的布線來編程;ＦＰ ＧＡ可在邏輯門下編程,而ＣＰＬＤ是在邏輯塊下編程。

④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更復雜的布線結構和邏輯實現。

⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術,無需外部存儲器芯片,使用簡單。而ＦＰＧＡ的編程信息需存放在外部存儲器上,使用方法復雜。

⑥ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有較大的時間可預測性。這是由于ＦＰＧＡ是門級編程,并且ＣＬＢ之間采用分布式互聯,而ＣＰＬＤ是邏輯塊級編程,并且其邏輯塊之間的互聯是集總式的。

⑦在編程方式上,ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。ＣＰＬＤ又可分為在編程器上編程和在系統編程兩類。ＦＰＧＡ大部分是基于ＳＲＡＭ編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入ＳＲＡＭ中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。

⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。

⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明顯。

隨著復雜可編程邏輯器件(CPLD)密度的提高,數字器件設計人員在進行大型設計時,既靈活又容易,而且產品可以很快進入市場。許多設計人員已經感受到CPLD容易使用、時序可預測和速度高等優點,然而,在過去由于受到CPLD密度的限制,他們只好轉向FPGA和ASIC。現在,設計人員可以體會到密度高達數十萬門的CPLD所帶來的好處。

CPLD結構在一個邏輯路徑上采用1至16個乘積項,因而大型復雜設計的運行速度可以預測。因此,原有設計的運行可以預測,也很可靠,而且修改設計也很容易。CPLD在本質上很靈活、時序簡單、路由性能極好,用戶可以改變他們的設計同時保持引腳輸出不變。與FPGA相比,CPLD的I/O更多,尺寸更小。

如今,通信系統使用很多標準,必須根據客戶的需要配置設備以支持不同的標準。CPLD可讓設備做出相應的調整以支持多種協議,并隨著標準和協議的演變而改變功能。這為系統設計人員帶來很大的方便,因為在標準尚未完全成熟之前他們就可以著手進行硬件設計,然后再修改代碼以滿足最終標準的要求。CPLD的速度和延遲特性比純軟件方案更好,它的NRE費用低于ASIC,更靈活,產品也可以更快入市。CPLD可編程方案的優點如下：

●邏輯和存儲器資源豐富(Cypress Delta39K200的RAM超過480 Kb)
●帶冗余路由資源的靈活時序模型
●改變引腳輸出很靈活
●可以裝在系統上后重新編程
●I/O數目多
●具有可保證性能的集成存儲器控制邏輯
●提供單片CPLD和可編程PHY方案
由于有這些優點,設計建模成本低,可在設計過程的任一階段添加設計或改變引腳輸出,可以很快上市

CPLD的結構

CPLD是屬于粗粒結構的可編程邏輯器件。它具有豐富的邏輯資源(即邏輯門與寄存器的比例高)和高度靈活的路由資源。CPLD的路由是連接在一起的,而FPGA的路由是分割開的。FPGA可能更靈活,但包括很多跳線,因此速度較CPLD慢。
CPLD以群陣列（array of clusters）的形式排列,由水平和垂直路由通道連接起來。這些路由通道把信號送到器件的引腳上或者傳進來,并且把CPLD內部的邏輯群連接起來。