超高速快速傅里葉變換（FFT）內核是任何實時頻譜監測系統的必要組成部分。隨著各頻段無線設備數量的迅速增長，系統必須相應加強對帶寬的監測。因此，這些系統需要以更快的速度將時域轉換為頻域，這就要求進行更加快速的FFT運算。實際上，大多數現代監測系統往往需要使用并行FFT，實現數倍于尖端FPGA（例如賽靈思Virtex?-7）最高時鐘頻率的采樣吞吐量，充分發揮寬帶A/D轉換器的優勢，其可輕松獲得12.5Gsps甚至更高的采樣率。［1］

同時，隨著通信協議日益數據包化，監測信號的占空比在不斷降低。這種情況要求大幅度降低掃描重復時間，這就需要使用低時延FFT內核。并行FFT也能在這方面有所裨益，因為時延會隨著采樣率與時鐘速度之比成比例下降。

鑒于所有這些原因，本文將深入介紹可在運行中配置轉換長度的并行FFT（PFFT）設計，并說明使用并行FFT可實現的吞吐量和利用率。

FFT的硬件并行化

由于在邏輯中直接實現FFT較為復雜，因此大量硬件設計人員使用各個廠商提供的現成FFT內核。［2］但是，大多數現成的FFT內核使用“流”或者“模塊”架構，每個時鐘周期只能處理一個或者幾個采樣，這就會把吞吐量限制在FPGA或者ASIC器件所能提供的最大時鐘速度內。PFFT能夠提供速度更快的架構。PFFT每個時鐘周期可接受多個采樣，進行并行處理，并在每個時鐘周期內輸出多個采樣。這種架構可讓吞吐量達到器件最大時鐘速度的數倍，但代價是增大了占位面積并提高了復雜性。因此，要使用PFFT必須在吞吐量和面積之間進行權衡。典型Virtex-7 FPGA設計所需的權衡方案見圖1和表1。

在Virtex-7器件上實現并行FFT的典型性能和面積權衡

表1 - 面積的增加因硬件乘法器的使用造成。吞吐量提升與占位面積之比略高于線性關系，總體而言非常適用于將吞吐量增加至數千兆赫茲采樣率。

從權衡的角度，可從表中看出一些普遍特點：

1. 隨著并行吞吐量的增加，乘法器（面積）的使用也在增加，但增加的速度稍低（好于線性關系）。

2. 隨著并行量的增加，系統時鐘速度和時序收斂速度的下降會導致吞吐量的提升低于線性關系。不過在現代FPGA上這種劣化現象正在減輕。

3. 鑒于上述兩個原因，吞吐量增長與面積增長的比率總體上要高于線性關系。

4. 時延隨著并行化的增大而降低。