在自動(dòng)控制與檢測(cè)系統(tǒng)中，經(jīng)常涉及到模擬信號(hào)的采集與處理，一般的做法是使用單片機(jī)和其他芯片將系統(tǒng)資源擴(kuò)展進(jìn)而實(shí)現(xiàn)期望的功能，但是這種做法會(huì)使得外部電路規(guī)模和系統(tǒng)成本顯著增加，從而導(dǎo)致系統(tǒng)設(shè)計(jì)的復(fù)雜性，一般很難達(dá)到較高的采樣速度。設(shè)計(jì)基于FPGA的高速采樣控制系統(tǒng)，靈活方便，可以很大程度提高系統(tǒng)的整體性能。

　　1、系統(tǒng)構(gòu)成及工作原理

　　本文所設(shè)計(jì)的數(shù)據(jù)采集控制系統(tǒng)結(jié)構(gòu)與工作原理如圖1所示。該系統(tǒng)由FPGA采樣控制模塊構(gòu)成系統(tǒng)的核心電路，該模塊主要由控制器（Controller）、內(nèi)嵌雙口RAM（Adram）、地址計(jì)數(shù)器（Addrcnt）等三部分構(gòu)成。系統(tǒng)工作原理如下：控制器（Controller）作用是對(duì)AD574A進(jìn)行控制和對(duì)Adram執(zhí)行寫(xiě)入操作。地址計(jì)數(shù)器（Addrcnt）作用分兩種情況：（1）當(dāng)計(jì)數(shù)器的清零端Cntclr為高電平時(shí)，其輸出為0;（2）當(dāng)時(shí)鐘Clkclr的上升沿到來(lái)時(shí)，其開(kāi)始計(jì)數(shù)，并提供存儲(chǔ)地址保存采集數(shù)據(jù)。內(nèi)嵌雙口RAM（Adram）的作用是在FPGA內(nèi)部實(shí)現(xiàn)的RAM，存儲(chǔ)采集數(shù)據(jù)，與此同時(shí)外部設(shè)備（比如DSP、單片機(jī)等）可以讀入其數(shù)據(jù)，以做進(jìn)一步處理。在wren處于高電平時(shí)，采集數(shù)據(jù)就可以根據(jù)輸入地址保存在相應(yīng)的存儲(chǔ)單元之中。

　　2、設(shè)計(jì)控制器（Controller）模塊

　　2.1、AD574A主要特點(diǎn)和工作時(shí)序圖

　　作為一種帶有三態(tài)緩沖器的快速12位逐次比較式A/D轉(zhuǎn)換芯片，AD574A可以直接與8位或16位微處理器相連，而不需要附加邏輯接口電路。其片內(nèi)有時(shí)鐘脈沖源和基準(zhǔn)電壓源，也無(wú)需外接時(shí)鐘和參考電壓等電路就可以正常工作。AD574A的轉(zhuǎn)換時(shí)間為25μs，線性誤差在±1/2LSB內(nèi)。芯片內(nèi)含有逐次STS逼近式寄存器SAR、DAC轉(zhuǎn)換電路、控制邏輯、比較器及三態(tài)緩沖器等。采用單通道單極性或雙極性電壓輸入和28腳雙立直插式封裝。AD574A由12位A/D轉(zhuǎn)換器、控制邏輯、三態(tài)輸出鎖存緩沖器、10V基準(zhǔn)電壓源四部分構(gòu)成，芯片具有兩種工作模式：?jiǎn)我还ぷ髂Ｊ胶腿俟ぷ髂Ｊ剑▓D1）。

　　圖1 ?數(shù)據(jù)采集控制系統(tǒng)的原理結(jié)構(gòu)

　　AD574A的封裝形式雙列直插式，共有28個(gè)引腳（圖2），其中，CS為片選信號(hào)，低電平有效;CE為芯片允許信號(hào)，高電平有效;只有CS和CE同時(shí)有效，AD574A才能工作。R/C為讀出或轉(zhuǎn)換控制信號(hào)，用于控制ADC574A是轉(zhuǎn)換還是讀出。當(dāng)為低電平時(shí)，啟動(dòng)A/D轉(zhuǎn)換;當(dāng)為高電平時(shí)，將轉(zhuǎn)換結(jié)果讀出。12/8為數(shù)據(jù)輸出方式控制信號(hào)，當(dāng)為高電平時(shí)，輸出數(shù)據(jù)為12位;當(dāng)為低電平時(shí)，數(shù)據(jù)是作為2個(gè)8位字輸出。A0轉(zhuǎn)換位數(shù)控制信號(hào)，當(dāng)為高電平時(shí)，進(jìn)行8位轉(zhuǎn)換，為低電平時(shí)進(jìn)行12位轉(zhuǎn)換。其操作功能見(jiàn)表1，相應(yīng)的工作時(shí)序圖見(jiàn)圖3。

　　圖2 ?引腳圖

　　圖3 工作時(shí)序圖

　　表1不同引腳狀態(tài)組合實(shí)現(xiàn)的AD574A操作功能表

　　2.2、控制器（Controller）模塊功能實(shí)現(xiàn)

　　控制器（Controller）主要任務(wù)是對(duì)AD574A的控制和對(duì)Adram執(zhí)行寫(xiě)入操作，這里采用VHDL語(yǔ)言來(lái)實(shí)現(xiàn)，VHDL是基于狀態(tài)機(jī)的一種語(yǔ)言［2］。圖3是AD574A的時(shí)序圖，在此基礎(chǔ)上可繪出控制器（Controller）的狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換圖［3］，如圖4所示。

　　圖4 控制器（Controller）模塊的狀態(tài)轉(zhuǎn)換關(guān)系

　　通過(guò)對(duì)狀態(tài)轉(zhuǎn)換圖的分析可看出，其5個(gè)狀態(tài)的關(guān)系如下：

　　（1）S0初始化狀態(tài)：AD574A尚未被選中，控制輸出狀態(tài)分別為CS=1，RC=1，CE=1，內(nèi)部鎖存信號(hào)為lock=0;

　　（2）S1啟動(dòng)A/D轉(zhuǎn)換狀態(tài)：AD574A芯片被選中并開(kāi)始啟動(dòng)A/D轉(zhuǎn)換，控制輸出狀態(tài)分別為CS=0，RC=0，CE=1，內(nèi)部鎖存信號(hào)為lock=0;

　　（3）S2采樣等待狀態(tài)：數(shù)據(jù)采樣，控制輸出狀態(tài)分別為CS=0，RC=0，CE=1，內(nèi)部鎖存信號(hào)為lock=0;

　　（4）S3數(shù)據(jù)輸出有效狀態(tài)：數(shù)據(jù)輸出有效，控制輸出狀態(tài)分別為CS=0，RC=1，CE=1，內(nèi)部鎖存信號(hào)為lock=1;

　　（5）S4采樣數(shù)據(jù)鎖存狀態(tài)：采樣數(shù)據(jù)鎖存，控制輸出狀態(tài)分別為CS=0，RC=1，CE=1，內(nèi)部鎖存信號(hào)為lock=0［4］。

　　該模塊利用VHDL語(yǔ)言來(lái)編程實(shí)現(xiàn)，并且在MAX+PLUSⅡ的環(huán)境進(jìn)行仿真測(cè)試［2］，圖5為時(shí)序仿真結(jié)果。

　　圖5 ?控制器（Controller）模塊仿真結(jié)果

　　3、設(shè)計(jì)內(nèi)嵌雙口（Adram）

　　內(nèi)嵌雙口RAM由基于參數(shù)可設(shè)置模塊庫(kù)LPM（LibraryofParameterizedModules）實(shí)現(xiàn)，LPM中包含較多典型電路模塊，可以通過(guò)圖形或硬件描述語(yǔ)言的形式進(jìn)行調(diào)用［5］。在MAX+PLUSII中可以很方便地調(diào)用LPM庫(kù)函數(shù)，設(shè)計(jì)者既可以在直接圖形輸入法中調(diào)用，也可以通過(guò)HDL源文件調(diào)用，從而提高IC設(shè)計(jì)的效率。通過(guò)采用LPM標(biāo)準(zhǔn)，設(shè)計(jì)輸入工具、綜合工具［6］、實(shí)現(xiàn)工具，對(duì)于同一個(gè)邏輯功能在不同抽象層次的描述達(dá)成了統(tǒng)一［7］，LPM輸入法具備與圖形輸入法同等的高效率。在megafunction/storage庫(kù)中提供3種RAM模塊，分別為L(zhǎng)PMRAMIO、LPMRAMDQ、LPMRAMDP。其中LPMRAMDP可用來(lái)構(gòu)建雙端口RAM，將輸入、輸出完全分開(kāi)，即數(shù)據(jù)輸入時(shí)使用輸入地址總線，輸出時(shí)使用輸出地址線［8］，這種設(shè)計(jì)充分發(fā)揮CPLD/FPGA處理速度高，以及并行處理的特點(diǎn)，進(jìn)而提高數(shù)據(jù)的吞吐量。為實(shí)現(xiàn)設(shè)計(jì)要求，LPMRAMDP各參數(shù)按圖6設(shè)定。

　　圖6 ?LPMRAMDP參數(shù)設(shè)定

　　4、設(shè)計(jì)地址計(jì)數(shù)器（Addrcnt）

　　利用VHDL語(yǔ)言實(shí)現(xiàn)地址計(jì)數(shù)器（Addrcnt），圖7為其時(shí)序仿真。

　　圖7 ?Addrcnt模塊仿真結(jié)果

　　5、結(jié)束語(yǔ)

　　利用一種高性能的12位逐次逼進(jìn)式A/D轉(zhuǎn)換器AD574A作為控制器，構(gòu)建了一種基于FPGA的數(shù)據(jù)采集控制系統(tǒng)。系統(tǒng)包含

　　（1）內(nèi)嵌雙口，在FPGA內(nèi)部實(shí)現(xiàn)的RAM用于寫(xiě)入操作;

　　（2）地址計(jì)數(shù)器，用于提供存儲(chǔ)地址保存采集數(shù)據(jù)。測(cè)試結(jié)果顯示，該系統(tǒng)不僅簡(jiǎn)化了電路，系統(tǒng)整體性能也得以提升，具備高采樣精度、高集成度，并且速度快、靈活性強(qiáng)、可靠性高，易于升級(jí)與擴(kuò)展。