在極端情況下，原型可以完全從實驗室中取出，用于現場真實環(huán)境中。比如將原型安裝在開動的車輛上，研究設計對外部噪聲、移動、天線場強等條件變化的依賴性。比如，本文作者就曾將移動電話的基帶原型安裝在車輛上，通過公共 GSM 網絡在移動中撥打電話。

芯片架構師與其他產品專家需要與早期客戶互動，展示其算法的重要特性。基于 FPGA 的原型設計在項目極早期的這個階段可能是非常關鍵的優(yōu)勢，但這種方法與主流 SoC 原型設計略有不同。

將基于 FPGA的原型用于實驗室外的另一種極為常見的用途是在商業(yè)展示會上進行新產品功能的預制造展示。下面讓我們來研究一下英國 BBC 下屬的研發(fā)部門將基于 FPGA 的原型用于實驗室外和商業(yè)展示會的案例。

實例：現實世界中的原型

FPGA 獨立運行的強大功能在英國用來推廣 DVB-T2 的 BBC 研發(fā)項目中得到了充分展現。DVB-T2 是業(yè)界領先的最新開放式標準，其可實現通過地面發(fā)射器傳播高清電視。

使用基于 FPGA 的原型的原因和大多數國際標準一樣，DVB-T2 技術規(guī)范的完善花費了數年時間，來自世界各地的研究人員和技術專家用了 3 萬個工程小時。只有 FPGA 才能高度靈活地滿足開發(fā)過程中不斷變更的需求。該規(guī)范于 2008 年 3 月終稿，并于三個月后在 6 月 26 日以《DVB 藍皮書》的方式發(fā)行。

由于 BBC 在規(guī)范制定的同時就已經在使用基于 FPGA 的原型，由 BBC研發(fā)部 Justin Mitchell 帶領的 BBC 實施團隊就能夠為 DVB-T2 開發(fā)一種基于硬件的調制器和解調器。該調制器建立在具有賽靈思Virtex-5 FPGA 的 Synopsys HAPS-51卡基礎之上。該卡連接至 BBC 研發(fā)部設計的子卡上。該子卡提供一個 ASI 接口，可接收輸入的傳送流。輸入的傳送流隨后傳輸給 FPGA，按 DVB-T2 標準編碼，然后傳回子卡，直接上變頻為UHF。

該調制器用于業(yè)界首次從現場 TV發(fā)射器傳輸 DVB-T2 標準信號，時間是該規(guī)范發(fā)行的同一天。解調器也采用 HAPS 作為另一種FPGA 原型的基礎，完善了端對端的工作鏈，并在 2008 年阿姆斯特丹的 IBC展會上進行了演示，時間是規(guī)范最終確定后三個月。這是一項不平常的成就，幫助建立了該系統于 2009 年投入使用的信心。

此外， B B C 研發(fā)部還參與了DVB-T2 項目的其它重要部分，包括2009 年 3 月在 Turin 舉辦的非常成功的插拔測試大會。在這次大會上，共有五種不同的調制器和六種不同的解調器亮相，在各種模式下協同工作。BBC原型穩(wěn)健的便攜式構造使其成為本次插拔測試大會上的亮點。

Justin Mitchell 對基于 FPGA 的原型評論道：“FPGA 最大優(yōu)勢之一是能夠在從預備階段到宣布傳輸的這段時間里跟蹤規(guī)范的最新變化。根據規(guī)范的變動迅速對調制器做出調整的能力非常重要。很難想出有另一種可如此快速開發(fā)調制器與解調器并支持便攜性的技術，其可使調制器與解調器獨立應用于現場發(fā)射器和公共展會。”

基于 FPGA 原型有何不足？

我們撰寫本文的目的是公正地看待基于 FPGA 原型的優(yōu)勢與局限性，因此在前面談及各種優(yōu)勢之后，我們將在下面介紹部分局限性。

首先最重要的是，FPGA 原型不是 RTL 模擬器。如果我們的目的是編寫一些 RTL，然后盡快在 FPGA 中實施，以查看它是否能工作，那么我們應該重新思考所忽略的東西。模擬器有兩個基本組件，可以把它們考慮成引擎和儀表盤。引擎的作用是激勵模型，記錄結果，而儀表盤的作用則是幫助我們檢驗這些結果。我們可以以小幅增量運行模擬器，然后通過我們的儀表盤進行調整；我們可能采用某些非常復雜的激勵方式，這基本上都是仿真器的工作。基于 FPGA 的原型能夠完成相同的工作嗎？當然不能。

FPGA 對運行 RTL“模型”來說確實是一種速度更快的引擎，但當我們開始設置該模型的時候，速度優(yōu)勢就會大打折扣。此外，模擬器的儀表盤部分能夠完整地控制激勵和掌握結果。我們應該思考儀表化 FPGA 的方法，深入了解設計的功能性，但即便是在這方面最完善的設計，也只能提供一部分真正能用于 RTL 模擬器儀表盤的信息。因此，該模擬器是用于重復編寫和評估 RTL代碼更加理想的環(huán)境，因此我們應該等到模擬基本完成后，RTL 相當成熟后才能將其交付給 FPGA 原型設計團隊。

基于 FPGA 原型不是 ESL

S y n o p s y s 的 I n n o v a t o r 或Synphony 等電子系統級 (ESL) 工具或算法工具可在 SystemC 中完成設計，或通過預定義模型庫進行構建。然后，我們不但可在相同的工具中模擬這些設計，而且還可深入了解其系統級性能，包括運行軟件，在項目初期階段進行軟硬件權衡。