經過差分調制得到的DQPSK符號流將通過零值插入子系統、OFDM子系統和數據成形子系統的處理。零值插入子系統的算法模型與雙緩沖區算法模型類似，OFDM子系統的核心算法為快速傅里葉逆變換，數據成形子系統將會調整經過處理得到的OFDM符號的數據格式并向輸出端提供最終的DAB基帶信號數據流。

3　DAB信號調制系統的Simulink模型

利用Xilinx公司提供的可編譯硬件模型庫，在Simulink平臺中建立硬件層DAB系統模型來實現算法層模型的功能。本節僅簡要介紹部分子系統的頂層Simulink模型。圖5為頻率交織子系統Simulink頂層模型。

圖5　頻率交織子系統Simulink頂層模型

整個頻率交織子系統Simulink模型可以劃分為兩個主體：一個是時鐘控制部分，一個是緩沖空間部分。在Simulink平臺中，使用地址可控移位寄存器（Addressable Shift Register，ASR）作為緩沖空間，ASR具有三個輸入端口，一個數據輸入端，兩個控制端，可以通過兩個控制端來實現對緩沖區的控制。具體的說，當使能信號有效時，ASR將輸入端數據讀入，同時根據地址端口的控制信號輸出指定地址區的內容；當使能信號無效時，ASR將不會讀入任何數據，但會在輸出端輸出指定地址區的內容。使用兩個深度為384的ASR來構成頻率交織系統的雙緩沖區，根據圖3所示，要想獲得要求的交織輸出，需要在雙緩沖區的兩個輸出端之間恰當的切換。因此，使用復用模塊（Mux）來整合兩個緩沖區的輸出，從而得到頻率交織子系統的輸出。

圖6為差分調制系統的Simulink頂層模型，整個模型具有三個輸入端口，在圖中做出標記的為數據輸入端口，經過頻率交織子系統處理的QPSK碼流通過這個端口輸入差分調制子系統。其余兩個端口輸入的為系統時鐘信息。其中，一個為系統時鐘框架中的幀同步時鐘，另一個為系統時鐘框架中的粗同步信號指示時鐘。基于這兩個系統時鐘信號，相關的計算單元計算產生差分調制系統的本地時鐘，并進一步得到相關模塊的控制時序。

?

圖6　差分調制子系統Simulink頂層模型

本地存儲單元為一個深度為384存儲單元的單端口只讀存儲器，本地存儲單元中存放著事先計算得到的編碼相位參考符號，在控制時序的控制下，差分調制系統在每幀信號的幀頭適時地從本地存儲單元中讀出相位參考符號，并將其放入反饋緩沖區中，為幀結構整合以及差分調制做準備。反饋緩沖區為一個移位寄存器，它將為輸入的幀符號流提供差分調制的基準符號，差分調制將由編碼QPSK符號流的模8相加計算實現，為了增強系統的穩定性，使用加法模塊與一個查找表實現模8相加計算。從圖6中可以清楚地看到，經過差分調制的碼流通過反饋回路引入復用模塊，在嚴格的時序控制下參與后續碼流的差分調制。

4　DAB信號調制系統的實際測試

利用Xilinx公司的System Generator軟件將在Simulink平臺中經過仿真驗證的DAB信號調制系統硬件模型自動轉換為可實現在FPGA芯片中的硬件工程。所選用的FPGA芯片為Xilinx公司的Virtex 6系列，型號為xc6vlx240t1fff1156。

為了測試FPGA芯片內部所實現的DAB信號調制系統，從電腦端通過PCIe向FPGA芯片傳送一個任意數據文件，作為激勵整數源，這個數據文件的起始部分包含了十六進制數據串“DEAD BEEF”，用來開啟FPGA芯片中的DAB信號調制系統。經過信號調制系統實時處理后的信號數據被傳回電腦端，并記錄在一個名為dabout.data的數據文件中，利用MATLAB軟件打開并分析這個數據文件，驗證其所記錄的信號是否具有要求的時域幀結構及OFDM信號的頻譜特性。測試平臺的搭建如圖7所示。

?

圖7　DAB信號調制系統的測試平臺

通過對dabout.data文件的分析，DAB信號調制系統所實時處理輸出的信號具備完整的幀結構，并且其頻譜特性良好，圖8、圖9為分析得到的時域及頻域結果。

?

圖8　實際測試DAB信號調制系統生成信號的時域分析

?

圖9　實際測試DAB信號調制系統生成信號的頻域分析

結語
本文利用基于模型設計的思想，通過算法層和硬件層建模，利用Simulink平臺和Xilinx公司提供的可編譯硬件模型庫，設計并在FPGA芯片中實現了Eureka 147數字音頻廣播基帶信號處理鏈中的信號調制系統。實際測試表明，所設計的系統能夠實時處理輸入數據流，并且所提供的輸出信號滿足DAB基帶信號的時域幀結構和頻域譜特征的要求。