3 LDPC 碼的譯碼過(guò)程分析

　　下面以歸一化最小和算法為例，分析LDPC 碼的譯碼過(guò)程及常見(jiàn)的譯碼器實(shí)現(xiàn)方式，結(jié)果表明：常規(guī)LDPC 碼譯碼器實(shí)現(xiàn)中包含一校驗(yàn)計(jì)算電路，且由于譯碼算法本身的交替迭代性質(zhì)導(dǎo)致該校驗(yàn)計(jì)算電路在譯碼過(guò)程中有一半的時(shí)間處于空閑狀態(tài)。

　　現(xiàn)有的LDPC 碼譯碼器實(shí)現(xiàn)通常被劃分為3 個(gè)主要工作模塊［5?12］ ，其中變量節(jié)點(diǎn)處理單元（VNU）完成垂直運(yùn)算，校驗(yàn)節(jié)點(diǎn)處理單元（CNU）完成水平運(yùn)算，校驗(yàn)方程計(jì)算單元（PCU）完成譯碼判決。從上面的譯碼過(guò)程可知，垂直運(yùn)算和水平運(yùn)算不能同時(shí)進(jìn)行，每次迭代中垂直運(yùn)算需要以水平運(yùn)算產(chǎn)生的作為輸入，水平運(yùn)算反過(guò)來(lái)又需要垂直運(yùn)算的結(jié)果，因此在同一時(shí)間里VNU與CNU必有一方空閑。另外，PCU 的校驗(yàn)處理必需安排在VNU 對(duì)信息更新完畢之后，但其與CNU 沒(méi)有數(shù)據(jù)處理交集，因此PCU 與CNU 通常被設(shè)計(jì)為并行工作。對(duì)于部分并行結(jié)構(gòu)的譯碼器，各模塊的并行度一般按照校驗(yàn)矩陣的分塊來(lái)劃分。對(duì)于子矩陣大小為z×z的校驗(yàn)陣，每輪迭代的前半部分各個(gè)VNU 對(duì)其對(duì)應(yīng)分塊的z 列變量節(jié)點(diǎn)順序進(jìn)行更新，若VNU 數(shù)據(jù)更新處理的流水線長(zhǎng)度為L(zhǎng)v ，那么VNU 模塊在一次迭代中的工作總時(shí)長(zhǎng)為z+Lv個(gè)系統(tǒng)時(shí)鐘周期。而PCU 則在CNU 處理的同時(shí)順序?qū) 行的校驗(yàn)和進(jìn)行加和，另外還需要Lp 個(gè)時(shí)鐘周期檢查伴隨式的各分量是否全部為0，因此CNU 模塊在一次迭代中的工作總時(shí)長(zhǎng)為z+Lp 個(gè)系統(tǒng)時(shí)鐘周期。對(duì)于大部分校驗(yàn)陣，z 比Lv ，Lc 和Lp 要大得多，而且Lv ，Lc 和Lp 通常大小相近，或可以被設(shè)計(jì)為完全相等。比如為了運(yùn)算方便VNU 和CNU 通常需要用不同的數(shù)據(jù)形式（補(bǔ)碼和原碼）表示，而在實(shí)際設(shè)計(jì)中，可以選擇將原碼和補(bǔ)碼間的轉(zhuǎn)換安排在VNU或CNU 部分來(lái)達(dá)到兩者流水線長(zhǎng)度的平衡。譯碼器各模塊的工作時(shí)序如圖1 所示。

　　由圖1 的工作時(shí)序可以看到，負(fù)責(zé)譯碼判決的PCU 只有在每次迭代的后半部分處于工作狀態(tài)，而PCU 模塊主要由校驗(yàn)計(jì)算電路組成，根據(jù)第1節(jié)的討論，我們可以利用該校驗(yàn)計(jì)算電路在垂直運(yùn)算的空閑時(shí)間對(duì)信息位進(jìn)行編碼，從而提高整個(gè)編譯碼系統(tǒng)的資源利用率，達(dá)到減少硬件資源消耗量的目的。以上討論基于歸一化最小和算法，但對(duì)其它LDPC 譯碼算法其迭代過(guò)程類似，只有水平運(yùn)算和垂直運(yùn)算的計(jì)算處理有所變化，因此該資源共享的設(shè)計(jì)思路對(duì)一般譯碼算法具有通用性。

　　4 編譯碼器的聯(lián)合設(shè)計(jì)

　　4.1 編譯碼器復(fù)合結(jié)構(gòu)

　　本文利用編碼器和譯碼器在碼字校驗(yàn)計(jì)算上的可協(xié)作特性，針對(duì)二者的數(shù)據(jù)流向復(fù)用存儲(chǔ)資源，提出了如圖2 所示的編譯碼器復(fù)合結(jié)構(gòu)。該結(jié)構(gòu)包含3 個(gè)處理單元，其中變量節(jié)點(diǎn)處理單元（VNU）和校驗(yàn)節(jié)點(diǎn)處理單元（CNU）只作譯碼處理，校驗(yàn)方程計(jì)算單元/編碼校驗(yàn)位計(jì)算單元（PCU/ENC）被設(shè)計(jì)為一個(gè)時(shí)分復(fù)用模塊，在一半的處理時(shí)間里，它作為校驗(yàn)方程計(jì)算單元（PCU）檢查譯碼結(jié)果的合法性，另一半處理時(shí)間里，它作為編碼校驗(yàn)位計(jì)算單元（ENC）計(jì)算編碼產(chǎn)生的各校驗(yàn)位。存儲(chǔ)單元分為4 部分，分別是位寬為Q bit 的信道初始信息存儲(chǔ)塊RAM_F，位寬為Q+T+1 bit 的混合信息存儲(chǔ)塊RAM_M，位寬為kb bit 的譯碼碼字存儲(chǔ)塊RAM_C 和位寬為mb bit 的編碼校驗(yàn)位存儲(chǔ)塊RAM_P，其中Q 是譯碼器處理數(shù)據(jù)的量化比特?cái)?shù)，T 是譯碼器最大迭代次數(shù)。

　　本文提出的復(fù)合編譯碼系統(tǒng)工作過(guò)程如下：

　?。?）初始化：將Q bit 的信道接收信息存儲(chǔ)到RAM_F 中，將T bit 的待編碼數(shù)據(jù)補(bǔ)零后擴(kuò)展為Q+T+1 bit 存入RAM_M，初始化迭代次數(shù)為0次。RAM_M存儲(chǔ)塊中的數(shù)據(jù)由3 部分組成，其中包括Q bit 的譯碼迭代外信息（即的更新結(jié)果），T bit 的待編碼數(shù)據(jù)和1 bit 的譯碼判決結(jié)果。初始化完成后RAM_M 中的迭代外信息和譯碼判決位均為全零。

　?。?） 變量節(jié)點(diǎn)更新及編碼處理： 分別從RAM_F 和RAM_M中取出Q bit 的信道信息和迭代外信息送入VNU 處理，然后將更新得到的Q bit迭代外信息和1 bit 的譯碼碼字回寫(xiě)到RAM_M中。其中譯碼碼字被重復(fù)存儲(chǔ)到RAM_M 和RAM_C 中，采用這樣的存儲(chǔ)結(jié)構(gòu)需要額外的一塊

　　RAM 資源作為RAM_C 的碼字輸出緩存，但它可以使得PCU 能夠從RAM_M 中迅速讀取判決所需的譯碼比特，且有效降低了電路的布線復(fù)雜度，從而提高運(yùn)行時(shí)鐘頻率，增大系統(tǒng)的編譯碼吞吐量。在變量節(jié)點(diǎn)更新的同時(shí)， PCU/ENC 單元從RAM_M 讀出的數(shù)據(jù)中取出1 bit 待編碼信息進(jìn)行編碼，計(jì)算得到的校驗(yàn)比特存入RAM_P。需要說(shuō)明的是系統(tǒng)編碼幀數(shù)是譯碼幀數(shù)的T 倍，T 是譯碼器的總迭代次數(shù)，RAM_M中總共存儲(chǔ)T組信息序列，每次迭代中PCU/ENC 取出的待編碼比特對(duì)應(yīng)T 組不同的信息序列。如果需要等吞吐量的編譯碼系統(tǒng)，可以通過(guò)屏蔽部分編碼處理得到。

　　（3）校驗(yàn)節(jié)點(diǎn)更新及譯碼判決：從RAM_M 中取出Q bit 迭代外信息送入CNU 處理，處理結(jié)果回寫(xiě)入RAM_M。同時(shí)從RAM_M 中取出變量節(jié)點(diǎn)更新得到的譯碼碼字，送入PCU/ENC 進(jìn)行碼字的合法性校驗(yàn)。如果校驗(yàn)滿足或達(dá)到最大迭代次數(shù)，將RAM_C中的判決碼字作為譯碼結(jié)果輸出，否則轉(zhuǎn)到（2）繼續(xù)下一輪迭代處理。

　　這種結(jié)構(gòu)中待編碼數(shù)據(jù)，待譯碼數(shù)據(jù)和譯碼碼字共用同一存儲(chǔ)塊，可以有效減少編譯碼器對(duì)存儲(chǔ)資源數(shù)量的要求，而且讀取一個(gè)存儲(chǔ)塊可以同時(shí)獲得編碼和譯碼所需的數(shù)據(jù)，使得VNU， CNU 和PCU/ENC 3 個(gè)模塊可以共享相同的地址信息，避免了ENC 獨(dú)立產(chǎn)生讀寫(xiě)地址所需的大量邏輯資源，這樣的設(shè)計(jì)同時(shí)也有效降低了運(yùn)算單元和存儲(chǔ)單元之間的布線復(fù)雜度。最后，T 路信息序列在不同迭代中分時(shí)復(fù)用ENC 進(jìn)行校驗(yàn)位的計(jì)算，能有效提高硬件資源的利用率和編碼器的吞吐量。

　　通過(guò)改變VNU， CNU 和PCU/ENC 運(yùn)算單元的數(shù)量，該復(fù)合結(jié)構(gòu)可以實(shí)現(xiàn)不同并行度的編譯碼器。當(dāng)VNU， CNU 和PCU/ENC 只設(shè)置一個(gè)運(yùn)算單元時(shí)，整個(gè)編譯碼系統(tǒng)為串行架構(gòu)，此時(shí)系統(tǒng)占用的硬件資源少，但編譯碼吞吐量也較低，適合硬件資源十分緊缺且對(duì)數(shù)據(jù)速率要求不高的實(shí)現(xiàn)平臺(tái)。當(dāng)VNU 運(yùn)算單元個(gè)數(shù)與碼長(zhǎng)相等、CNU 和PCU/ENC 運(yùn)算單元數(shù)量為校驗(yàn)位個(gè)數(shù)時(shí)，編譯碼系統(tǒng)為全并行架構(gòu)，此時(shí)架構(gòu)中的存儲(chǔ)單元應(yīng)采用邏輯資源表示，系統(tǒng)的編譯碼吞吐量大，但要求大量的硬件資源，適合于短碼的實(shí)現(xiàn)。當(dāng)VNU 運(yùn)算單元個(gè)數(shù)與檢驗(yàn)矩陣的列分塊數(shù)一致，CNU 和PCU/ENC 運(yùn)算單元個(gè)數(shù)與行分塊數(shù)一致時(shí)，編譯碼器為部分并行架構(gòu)，此時(shí)系統(tǒng)可以達(dá)到硬件資源需求量和吞吐量的折中，適合于吞吐量較大的長(zhǎng)LDPC 碼編譯碼器實(shí)現(xiàn)。