３．２　ＦＰＧＡ結構

　　ＦＰＧＡ內部結構如圖２所示。

　　３．２．１　命令接收解析模塊

　　數據命令（設備主機下發）以２００ｋｂｉｔ／ｓ ＵＡＲＴ接口送入ＦＰＧＡ 中，ＦＰＧＡ 接收數據后，完成數據幀的識別、校驗。對于校驗無誤的數據幀，解析命令字的含義，并將對應的參數傳入相應的模塊中，啟動命令處理操作。

　　３．２．２　２Ｄ圖形加速模塊

　　所有的２Ｄ圖形繪制操作都可以分解為畫線段或畫橢圓等基本圖元操作，由于液晶屏為柵格顯示結構，基本圖元操作命令最終是轉化為打點操作。

　　畫線段和畫橢圓弧采用的是ｂｒｅｓｅｎｈａｍ 算法［２］。該算法的基本原理是在進行線段繪制操作時，首先根據線段的斜率確定繪制的起點和方向，以確定每次在Ｘ 方向還是Ｙ 方向上步進，然后每步進一步，確定在另一個方向上的增量，保持不動或者增１、減１，最后輸出該點坐標，流程圖如圖３所示。

　　如圖４所示，繪制一條從（０，０）至（１８，６）的線段，第一個點為（０，０），由于ｄｘ＞ｄｙ，則在ｘ 方向上遞進，每個時鐘周期ｘ 坐標加１。根據ｂｒｅｓｅｎｈａｍ

　　算法，初始判決式為ｄ１＝ｄｙ×２－ｄｘ＝６×２－１８＝－６＜０，則第２個點（１，０），同時ｄ２＝ｄ１＋ｄｙ×２＝６＞０，則ｙ＋＋，輸出第３個點為（２，１），依次輸出下一個點，直到輸出最后一個點（１８，６）。

　　同樣在進行橢圓或者圓繪制操作時，也采用了ｂｒｅｓｅｎｈａｍ算法。在ＦＰＧＡ 中實現時，采用狀態機的編碼方式，以繪制圓心為（ｘ０，ｙ０）、長半軸為ａ、短半軸為ｂ的橢圓為例，其狀態轉移流程圖圖如圖５所示。圖中ＣＡＬＣ＿Ａ和ＣＡＬＣ＿Ｂ狀態分別為計算１／４橢圓弧中的ａ軸方向和ｂ 軸方向的像素點。

　　畫線時的數據運算只有乘以２和加法，乘以２通過將數據左移１位，末位補０來實現。

　　在進行橢圓繪制時，乘法操作采用的是ＦＰＧＡ內部的ＭＵＬＴ１８Ｘ１８Ｓ乘法單元，先將算式中的浮點數通過移位運算放大２ｎ倍數轉換為定點數，計算得到的結果再通過截掉最低的ｎ 位，相當于除以２ｎ。通過這種方法避免了在ＦＰＧＡ 中做硬件除法，同時提高了繪圖效率。

　　３．２．３　字符及圖片顯示加速模塊

　　在該設計中，液晶屏上顯示的字符為點陣字符。該字符庫是通過串行通訊接口（ＲＳ４２２）預置在ＦＬＡＳＨ 中的，字庫為預先轉換好的ＧＢ２３１２點陣字庫。本設計中采用了兩種規格大小的標準字庫，西文為黑體８×１６和１６×３２，漢字為１６×１６及３２×３２。除此之外，用戶還可下載自定義的字庫，點陣大小最大可以為２５６×２５６，字庫可在屏幕上任意位置為起始點顯示。

　　預置圖片為２５６色ＢＭＰ圖片，最大不超過屏幕分辨率（６４０×４８０），可以在屏幕上任意位置為起始點顯示。

　　字符和圖片在數據結構上具有相似性，均為點陣數據。

　　在顯示時，根據顯示命令，首先從存儲單元中獲取欲顯示的字符或圖片的點陣數據。對于字符，其點陣數據中的“０”表示不顯示，“１”表示顯示，然后向顯示坐標位置對應的地址空間中依次寫入顏色值。對于不需要寫入的像素點，在寫操作時，使用ＳＤＲＡＭ 的寫屏蔽功能，每完成一行，地址切換到下一行，直至寫操作結束。