USB 3.0的傳輸編碼方式與USB 2.0有所不同，從USB 3.0規(guī)范中我們了解到，USB 3.0采用的是8b/10b編碼方式
2011-11-22 16:22:57
8333 
為了在USB 3.0中實現(xiàn)數(shù)據(jù)的8 b/10 b編解碼，把8b/10b編解碼分解成5 b/6 b編解碼和3 b/4 b編解碼，然后在FPGA上實現(xiàn)了具體的硬件電路。
2011-11-30 11:38:182803 
Modbus是一種串行通信協(xié)議，是Modicon公司(現(xiàn)在的施耐德電氣 Schneider Electric)于1979年為使用可編程邏輯控制器(PLC)通信而發(fā)表。Modbus已經(jīng)成為工業(yè)領域
2022-09-02 10:58:371099 無線電系統(tǒng)，基帶信號處理，無線仿真平臺，高速圖像采集、處理等。支持熱插拔，設計芯片可以滿足工業(yè)級要求。 2、處理板技術指標SRIO 4X交換網(wǎng)絡連接兩片DSP以及兩片Virtex-6 FPGASRIO
2015-05-19 17:34:31
4X交換網(wǎng)絡連接兩片DSP以及兩片Virtex-6 FPGASRIO 4X交換網(wǎng)絡連接4組SRIO 4X至VPX P1;具備一個SRIO 4X交換芯片;具備高速RocketIO數(shù)據(jù)傳輸鏈路;具備
2014-05-30 11:36:40
UD PCIe-402全國產(chǎn)化信號處理模塊為標準PCIe全高半長的結構，對外支持PCIe2.0×8通信，也可以采用千兆以太網(wǎng)接口進行通信，模塊為100%國產(chǎn)化設計。FPGA芯片選用國產(chǎn)
2023-05-09 20:07:51
協(xié)議不僅充當通信媒介，還為物聯(lián)網(wǎng)網(wǎng)絡提供增值功能。諸如Zigbee之類的物聯(lián)網(wǎng)協(xié)議實現(xiàn)了無干擾，低功耗的通信，而像Profinet這樣的開源協(xié)議可以促進與各種工業(yè)單元和設備的無縫和快速通信。 本文介紹了8種物聯(lián)網(wǎng)通信協(xié)議，這些協(xié)議已廣泛部署在眾多現(xiàn)有和新興的物聯(lián)網(wǎng)應用中。
2020-12-24 06:13:35
8b/10b編碼用的控制字是K28.5,但是解碼時用非K28.5的控制字能把數(shù)據(jù)解碼出來嗎？
2019-01-02 14:47:15
小弟最近在調(diào)用Aurora 8b/10b IP模塊時，在用modelsim功能仿真時，一切正常。 但是直接使用了例化后的example，并將Tx和Rx形成了回路下到FPGA板子上
2015-03-09 10:58:03
使用ISE 14.1，我試圖在Virtex-4 FX中生成一個簡單的Aurora 8B / 10B內(nèi)核。核心似乎生成（生成完整的.vhd函數(shù)模型文件），但不會在.vho文件中生成任何代碼以實例化到我
2019-03-20 15:43:41
我開發(fā)了一個應用程序，包括Userapp，Aurora IP 8b10b v8.3，兩個FIFO（Tx和Rx）和sram模塊。我使用ISim模擬了總應用程序。我得到了所需的結果。現(xiàn)在，我的疑問
2020-03-30 08:49:04
(Virtex-5)或19.2Gbps(Virtex-6)2. 高速LVDS數(shù)據(jù)發(fā)送:訓練序列產(chǎn)生,數(shù)據(jù)成幀,8B/10B編碼,數(shù)據(jù)并行轉(zhuǎn)串行,隨路時鐘產(chǎn)生等3. 高速LVDS數(shù)據(jù)接收:接收時鐘檢測(檢測接收時鐘
2012-05-21 09:32:15
Virtex-6 FPGA主要特性有哪些？
2021-05-25 06:31:24
你好。如今，我設計了使用Virtex-6的主板。我想知道Virtex-6是否有專用的PLL輸出引腳（clkout引腳）。我檢查了Virtex-6系列概述Virtex-6 FPGA時鐘資源用戶指南
2020-06-12 10:05:21
嗨，XilinxIDF站點表明IDF僅支持Virtex-4，Virtex-5，Spartan-6和7系列FPGA。我可以在Xilinx Virtex-6 FPGA上使用IDF嗎？有沒有人嘗試過使用IDF和Virtex-6 FPGA？謝謝，季米特里斯
2020-07-08 15:56:53
三種常見嵌入式設備通信協(xié)議是什么？
2021-12-23 08:17:02
串行總線協(xié)議PCIe、ASI和sRIO之間有什么不同？
2021-05-25 07:05:09
通信協(xié)議是指什么？串行通信和并行通信的優(yōu)缺點分別有哪些？串行通信的通信方式有哪幾種？
2021-12-10 06:36:27
嵌入式通信協(xié)議：分為“大協(xié)議”和“小協(xié)議”兩種“大協(xié)議”：主要用來進行系統(tǒng)外的整個系統(tǒng)之間的通信，協(xié)議如Ethernet、USB、SATA、PCIe等，傳輸速率在數(shù)百甚至上千MB/s。 “小協(xié)議
2021-12-24 08:15:01
ADM3053數(shù)據(jù)手冊上說明芯片符合ISO 118981標準，請問該芯片是否可以同時支持CAN 2.0A 和 CAN 2.0B？
2024-01-05 06:24:05
之間傳輸單獨的RGB顏色、音頻數(shù)據(jù)和輔助數(shù)據(jù)。視頻傳輸格式采用TMDS編碼，二進制數(shù)據(jù)采用8b/10b算法編碼。 HDMI 2.0規(guī)范允許TMDS比特率高達6gbps，TMDS時鐘率為TMDS比特率
2020-04-26 15:51:14
一．CAN簡介CAN是ControllerArea Network的縮寫（以下稱為CAN），是ISO國際標準化的串行通信協(xié)議。在當前的汽車產(chǎn)業(yè)中，出于對安全性、舒適性、方便性、低公害、低成本的要求
2021-08-19 08:44:19
你好， 我正在使用Aurora 8B / 10B v5.3 IP內(nèi)核，Virtex 5 FPGA用于使用SFP電纜的GB收發(fā)器。我使用核心生成器創(chuàng)建了IP核，獲得了示例設計（所有文件）。我模擬了示例
2020-04-07 14:52:25
Express（PCIe）是一種高速串行總線標準，用于在計算機內(nèi)部傳輸數(shù)據(jù)。FPGA可以通過實現(xiàn)PCIe協(xié)議來支持高速數(shù)據(jù)傳輸和通信。USB協(xié)議：USB是一種通用的串行總線標準，用于連接計算機
2023-03-27 09:01:46
HDMI1.4b/2.0的測試難點是什么？FRL模式如何實現(xiàn)帶寬的增加？怎么解決源端測試的難點？
2021-06-17 11:15:23
I2C通信協(xié)議I2C通信原理I2C通信原理：I2C是一種半雙工通信方式，主要時鐘線SCL和數(shù)據(jù)線SDA構成，速率一般為400Mbps總線信號有三種：開始信號；結束信號；應答信號當時鐘線SCL和數(shù)
2022-02-17 07:16:28
主要目的是擴展 IMX8MM 上的串口數(shù)量。
為此，選擇了 PCI Express 2.0 串行端口。
主要問題是我收到以下消息：
[2.184834]imx6q-pcie
2023-04-28 07:36:10
,SPI,UART,RS-232,Audio(I2S,LJ,RJ,TDM),CAN,LIN,FlexRay,MIL-STD-1553,SATA,PCIe,8b/1b,USB2.0等總線觸發(fā)和解碼l 支持
2021-07-01 10:52:45
QC2.0協(xié)議，并且QC2.0分為A級和B級兩種行業(yè)標準。A標準：5V、9V、12V輸出電壓；B標準：5V、9V、12V、20V輸出電壓。現(xiàn)在大部分支持快充的手機基本上都是QC2.0A標準，QC2.0充...
2021-07-27 06:08:27
的邏輯1或邏輯0有多個位沒有變化時，信號的轉(zhuǎn)換就會因為電壓位階的關系而造成信號錯誤。直流平衡的最大好處便是可以克服以上問題。8B／10B編碼是目前許多高速串行總線采用的一種編碼機制，如1394b
2018-12-11 11:04:22
RocketIO高速串行接口本人在北京工作6年以上，從事FPGA外圍接口設計，熟練使用Virtex-5/Virtex-6 FPGA，非常熟悉RocketIO GTP/GTX協(xié)議，Aurora協(xié)議
2014-03-01 18:46:35
請讓我知道SRCC，VIRTEX-6的MRCC可以計時的頻率。以上來自于谷歌翻譯以下為原文 Please let me know upto what frequency can SRCC,MRCC of VIRTEX-6 can be clocked.
2019-02-13 10:52:04
通道上最大記錄長度為 32 M樣點- 在所有四條通道上實時取樣速率為 20 GS/s- 高達 3.125 Gb/s的串行碼流觸發(fā)功能，支持 8b/10b 協(xié)議觸發(fā) - 串行數(shù)據(jù)分析和一致性測試，提供 Windows XP操作系統(tǒng)的內(nèi)置聯(lián)網(wǎng)- 速率可達 6.25 Gb/s 及更高 OpenChoice?軟件
2022-03-09 14:51:57
USART串行通信協(xié)議STM32 USART串口介紹USART配置流程
2020-12-18 06:34:17
Xilinx Virtex-6系列選型1 Xilinx公司Virtex-6 FPGA共有3個系列：Virtex-6 LXT – 高邏輯密度，高速串行收發(fā)器，高密度IOVirtex-6 HXT – 高
2012-02-28 14:56:59
imx6q 開發(fā)板， 使用forlinx.com 上對應的內(nèi)核linux 4.1.15-2018.10.23, uboot-2016.03-r0, 插入pcie2.0的卡開機后，dmesg報錯
2022-01-10 07:23:12
3.125 Gb/s的串行碼流觸發(fā)功能，支持 8b/10b 協(xié)議觸發(fā)串行數(shù)據(jù)分析和一致性測試，速率可達 6.25 Gb/s 及更高 OpenChoice?軟件，· 提供 Windows XP操作系統(tǒng)
2020-11-10 11:20:30
我們首先要了解的信息有以下五點：1、充電機和BMS之間通信網(wǎng)絡采用CAN2.0B通訊協(xié)議。2、在充電過程中，充電機和BMS監(jiān)測電壓、電流和溫度等參數(shù)，同時BMS管理整個充電過程。3、充電機和BMS
2021-09-14 06:07:38
嗨，我想知道Virtex-6 FPGA可以預期多少時鐘抖動。我已經(jīng)閱讀了有關Virtex-6 FPGA的所有文檔，但沒有找到數(shù)值。我發(fā)現(xiàn)的唯一的事情是它具有低抖動但不低或數(shù)值。
2020-06-12 14:56:20
UART、 I2C 和 SPI 是單片機系統(tǒng)中最常用的三種通信協(xié)議。1、初步介紹SPI 是一種高速的、全雙工、同步通信總線，標準的 SPI 也僅僅使用 4 個引腳，常用于單片機和 EEPROM
2021-11-18 09:22:58
單片機系統(tǒng)中最常用的三種通信協(xié)議是什么？
2022-02-17 06:03:46
兼容性測試和獨立的第三方驗證。為了有助于產(chǎn)生“輕量級”串行協(xié)議設計，Xilinx還推出了Aurora協(xié)議—它特別適用于要求最大限度地降低開銷、優(yōu)化芯片資源利用率的比較簡單的設計。由于以太網(wǎng)和PCIe技術
2019-04-16 07:00:07
(Virtex-5)或19.2Gbps(Virtex-6)或22.4Gbps(Kintex-7)2. 高速LVDS數(shù)據(jù)發(fā)送:訓練序列產(chǎn)生,數(shù)據(jù)成幀,8B/10B編碼,數(shù)據(jù)并行轉(zhuǎn)串行,隨路時鐘產(chǎn)生等3.
2014-03-01 18:47:47
(Virtex-6)或22.4Gbps(Kintex-7)2. 高速LVDS數(shù)據(jù)發(fā)送:訓練序列產(chǎn)生,數(shù)據(jù)成幀,8B/10B編碼,數(shù)據(jù)并行轉(zhuǎn)串行,隨路時鐘產(chǎn)生等3. 高速LVDS數(shù)據(jù)接收:接收時鐘檢測(檢測接收
2014-03-20 22:58:55
你好，我正在嘗試使用Aurora 8B / 10B建立僅傳輸（流媒體）。現(xiàn)在使用Vivado 2014.4進行模擬階段。我知道GTXE2_COMMON原語需要在設計中使用以包含一個QUAD PLL
2020-08-14 08:49:13
嗨，我正在嘗試將Aurora與Virtex-6 LX240t配合使用。示例設計是由核心生成器（11.5和12.1）生成的測試代碼。當我使用環(huán)回模式（近端PCS和PMA）進行測試時，兩者都能正常工作
2020-06-02 13:14:40
本方案是以CME最新的低功耗系列FPGA的HR03為平臺，實現(xiàn)8/10b的SerDes接口，包括SERDES收發(fā)單元，通過完全數(shù)字化的方法實現(xiàn)SERDES的CDR（Clock Data
2019-10-21 07:09:44
“HTG-V6-PCIE”。賽普拉斯CY7C67300 EZ-Host?可編程嵌入式USB Hostand外設控制器提供USB 2.0接口。是否可以通過賽普拉斯USB配置Virtex-6 FPGA？當我嘗試
2020-07-08 07:17:34
RXD。RS232和RS485協(xié)議：RS485、RS232都是基于串口控制器的協(xié)議，只不過他們倆只是對串口控制器加了一些電氣上面的處理使得串口傳輸?shù)臄?shù)據(jù)更遠和更穩(wěn)定而已。舉個形象的例子：串口、RS485、RS232這三種協(xié)議都是表示從A車站發(fā)送100個旅客到B車站的，串口協(xié)議只是規(guī)定100個旅客從A車站到
2021-12-14 06:22:31
通過研究CAN2．0B協(xié)議規(guī)范，對報文格式的分析和標識符的分配，設計出了基于CAN總線的智能建筑監(jiān)控系統(tǒng)的通信協(xié)議。
2021-06-02 06:48:03
大家好，我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。我需要知道是否有一個選項可以禁用Aurora IP Core 8B / 10B中的時鐘補償功能。我可以看到IP核心文件，但它們都是只讀的。謝謝，馬諾
2020-08-18 09:43:40
親愛的先生，我正在使用Vivado 2015.4。我想在收發(fā)器向?qū)е惺褂猛ǖ澜壎ǎ獵B在手冊中是灰色的。另外，我找不到在收發(fā)器向?qū)е袉⒂?b class="flag-6" style="color: red">8b / 10b編碼器的方法。如果你能給我一些建議，我將不勝感激。問候，泰迪王
2020-08-04 08:32:57
（不知何故）和GTPE2_CHANNEL的TxOutClkLock = 1和aurora_8b10b_v8_3_CLOCK_MODULE的PLL_NOT_LOCKED為0。在沒有GTREFCLK
2020-06-18 11:25:45
作者：黃剛上文說完了8B/10B之后，我們再來說說貌似更復雜的64B/66B編碼。很多人可能在想，8B/10B編碼主要作用的優(yōu)化直流平衡，從8bit中插2個bit進去，這樣的話最終效果能夠使長0或者
2019-07-19 07:35:57
用于高速串行設計和一致性測試的專用配置的數(shù)字串行分析儀型號 探頭尖端的增強帶寬擴展到支持多個帶寬步驟以實現(xiàn)高級信號完整性獨特的串行碼型觸發(fā)高達 3.125 Gb/s 和 8b/10b 標準協(xié)議觸發(fā)，用于
2021-12-22 14:40:11
用ASM1184e和RTL8111HS做的一個PCIE2.0轉(zhuǎn)四口網(wǎng)卡，目前網(wǎng)卡識別不到，有做過類似的可否指導一二，必有重謝！
2023-10-31 17:22:10
大家好，Vivado版本：15.2FPGA：Artix 7 xc7a50tAurora 8b / 10b IP v11.0（Rev 1） - 使用VHDL創(chuàng)建車道：1我最近一直面臨著Aurora
2020-08-06 09:34:12
, SATA 和 8B/10B· 串行物理層應用軟件包括 USB 2.0、DDR 1/2/3 和以太網(wǎng)· 抖動分析應用軟件包括 InfiniiScan、EZJIT 和 EZJIT Plus· 查看和分析應用軟件包括用戶定義函數(shù)和串行數(shù)據(jù)均衡
2020-04-03 12:36:25
顧名思義,他是一個bus，即總線協(xié)議，如果你接觸到這種協(xié)議，相信你所處的行業(yè)很可能是工業(yè)方面或者你的產(chǎn)品用于工業(yè)。Modbus是一種串行通信協(xié)議，是Modicon公司（現(xiàn)在的施耐德電氣
2022-02-16 07:25:23
你好我對DSP和SRIO之間的通信感興趣。有人知道virtex-6 FPGA是否有srio引腳，以及如何配置？
2020-06-14 14:22:51
通信協(xié)議的三要素是什么？
2021-10-27 07:32:48
我在ML605板（Virtex-6）上實現(xiàn)了一個系統(tǒng)。現(xiàn)在我正在嘗試測量FPGA的功耗。有什么建議嗎？非常感謝。p.s不是ISE中的XPower
2020-06-12 08:16:37
到b111。但是，我們在所有情況下都失去了渠道。實驗設置＃2：在同一背板上，但是另一塊板（板＃2）有一個Virtex5 FX100T器件，我們試圖實例化兩個4通道Aurora_8b / 10b端點
2019-10-25 09:33:25
針對virtex-6有多少Pinout微光澤？或者如何在Xilinx XPS / EDK中為virtex-6獲得確切數(shù)量的微纖維I / O引腳？
2020-05-08 09:32:11
一、高速接口
8B/
10B的作用？ 在數(shù)字
通信中編碼和加擾的作用是不同的。編碼通常有信源編碼和信道編碼，
8b/
10b是信道編碼,信道編碼的作用是通過增加冗余（此外冗余為2
b）以提高數(shù)據(jù)傳輸?shù)目煽啃浴＜?/div>
2022-01-18 06:16:43
采用Xilinx 公司Virtex- II Pro 系列FPGA 內(nèi)嵌得SERDES 模塊———RocketIO 作為高速串行協(xié)議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現(xiàn)了兩板間基于數(shù)據(jù)幀的簡單高速串行傳輸
2010-09-22 08:44:28
28 探討了一種基于串行通信的簡單、高效的通信協(xié)議制定方法。實驗結果證明，該協(xié)議有效提高了串行通信的通信效率。
2010-12-03 17:22:5318 此課程將教會你：1）描述Spartan-6 和Virtex-6 FPGA的6輸入LUT和CLB建設的所有功能；2）指定Spartan-6 和Virtex-6的CLB資源和可用的Slice配置；3）定義可用的RAM和DSP資源塊；4)正確設計I/O塊和S
2010-12-14 15:09:480 賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準
賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準，與前一代產(chǎn)品系列相比功耗降低
2009-07-29 14:39:46846 賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準
賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準，與前一代產(chǎn)品系列相比功耗降低50%，與競爭產(chǎn)品相
2009-11-11 16:46:51816 摘要：為提高8B／10B編解碼的工作速度和簡化邏輯方法，提出一種基于FPGA的8B／10B編解碼系統(tǒng)設計方案。與現(xiàn)有的8B／10B編解碼方案相比，該方案是一種利用FPGA實現(xiàn)8B／lOB編解碼的模塊方
2011-05-26 11:08:203364 
PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時鐘恢復，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位
2012-12-03 11:45:1355 CAN_2.0中文_通信協(xié)議。
2016-03-30 16:51:0623 漢邦DVR通信協(xié)議規(guī)范2.0
2017-01-04 14:19:490 基于減少8B/10B編碼器占用的邏輯資源和保證該編碼器誤碼率為0的目的，采用查表法和組合邏輯實現(xiàn)相結合的方法設計實現(xiàn)了符合嵌入式互連規(guī)范Rapidl0協(xié)議的8B/10B編碼器，通過偽隨機二進制序列
2017-11-06 17:04:217 ? 論序 8b/10b編碼/解碼是高速串行通信，如PCle SATA(串行ATA)，以及Fiber Channel中常用的編解碼方式。在發(fā)送端，編碼電路將串行輸入的8比特一組的數(shù)據(jù)轉(zhuǎn)變成10比特一組
2021-09-26 09:56:227402 
Aurora 協(xié)議是一個用于在點對點串行鏈路間移動數(shù)據(jù)的可擴展輕量級鏈路層協(xié)議（由Xilinx開發(fā)提供）。這為物理層提供透明接口，讓專有協(xié)議或業(yè)界標準協(xié)議上層能方便地使用高速收發(fā)器
2022-02-16 16:21:245810 
數(shù)據(jù)從遠程設備（假設為DSP的SRIO端）傳輸過來，F(xiàn)PGA端（假設我們這端為FPGA的SRIO端口）通過RX接收到串行數(shù)據(jù)，先到達物理層進行時鐘恢復，串并轉(zhuǎn)換，之后進行8b/10b解碼操作、CRC校驗，這一系列的操作都在物理層完成，之后進入傳輸層
2023-03-03 10:19:53725 各代 PCIe 標準之間的主要差異。 PCIe 3.0 PCIe2.0的傳輸速率為5 GT/s，但由于8b/10b編碼方案的開銷占比為20%，因此單lane的傳輸帶寬為4Gb/s。PCIe 3.0及以后
2023-07-26 08:05:01867 
本文介紹一個FPGA常用模塊：SRIO（Serial RapidIO）。SRIO協(xié)議是一種高速串行通信協(xié)議，在我參與的項目中主要是用于FPGA和DSP之間的高速通信。有關SRIO協(xié)議的詳細介紹網(wǎng)上有很多，本文主要簡單介紹一下SRIO IP核的使用和本工程的源代碼結構。
2023-09-04 18:19:18683 
SRIO（Serial RapidIO）交換芯片是一種高性能的通信芯片，專門設計用于實現(xiàn)基于SRIO協(xié)議的數(shù)據(jù)交換和傳輸。SRIO是一種點對點串行通信協(xié)議，廣泛應用于嵌入式系統(tǒng)、高性能計算、網(wǎng)絡通信
2024-03-16 16:40:421567 正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論