通過下列兩種方式可顯示該頁面：

右鍵單擊項目瀏覽器窗口中FPGA終端下的程序生成規范，從快捷菜單中選擇新建?編譯，打開編譯屬性對話框。在類別列表中選擇Xilinx選項，可顯示該頁。

如FPGA程序生成規范已存在，右鍵單擊程序生成規范，從快捷菜單中選擇屬性顯示編譯屬性對話框。在類別列表中選擇Xilinx選項，可顯示該頁。

注： 并非全部FPGA終端均支持Xilinx選項頁。如終端不支持該頁面，其不會顯示在類別列表中。此外，根據用戶使用終端，其中可能包含Xilinx選項頁(ISE)（編譯屬性對話框）。

該頁用于定義編譯FPGA VI時所用的Xilinx Vivado選項。用戶可指定的選項隨FPGA終端變化。

通常無需調整該頁的選項，除非FPGA VI編譯失敗。使用編譯狀態窗口中的信息確定該頁的哪個選項可能有助于FPGA VI成功編譯。

該頁包含以下部分：

實現策略—指定應用程序的Xilinx選項。可選擇預設配置優化性能、優化設計區域、優化功耗、優化芯片的設計繁忙及縮短編譯時間。通過忽略設計策略中的選項可創建自定義配置。

默認

—配置Xilinx編譯器使用Xilinx默認的實現策略。

優化性能

—選擇最大化FPGA應用定時性能的選項。

優化區域

—選擇可降低FPGA片上LUT計數的選項。

優化功耗

—選擇可優化FPGA片功耗的選項。

優化繁忙

—選擇可最小化FPGA芯片設計繁忙的選項。

縮短編譯時間

—選擇通過減少Xilinx編譯器映射最小化編譯時間的選項。

自定義

—指示選項可能與預設置配置不匹配。

設計優化指令—指定Xilinx編譯器優化FPGA設計的方法。該選項僅當用戶在實現策略中選擇自定義選項時可用。

可選擇下列指令：Default、Explore、Explore area、Explore sequential area、Add re-map或Run-time optimized。

布局指令—指定Xilinx編譯器在芯片上布局FPGA設計的方法。該選項僅當用戶在實現策略中選擇自定義選項時可用。
可選擇下列指令：Default、Explore、Wire-length-driven block placement、Late block placement、Extra net delay (high)、Extra net delay (medium)、Extra net delay (low)、Spread logic (high)、Spread logic (medium)、Spread logic (low)、Extra post-placement optimization、Extra timing optimization (SSI)、Spread SSLs (SSI)、Balance SSLs (SSI)、Balance SLRs (SSI)、High utilization SLRs (SSI)、Run-time optimized或Quick。

物理設計優化指令—指定Xilinx編譯器在芯片上優化FPGA設計的方法。該選項僅當用戶在實現策略中選擇自定義選項時可用。
可選擇下列指令：Default、Explore、Explore with hold violation fixing、Aggressively explore、Alternate replication、Aggressive fan-out optimization、Alternate delay modeling、Add register re-timing或Not enabled。

布線指令—指定Xilinx編譯器在芯片上布線FPGA設計的方法。該選項僅當用戶在實現策略中選擇自定義選項時可用。
可選擇下列指令：Default、Explore、No timing relaxation、More global iterations、Higher delay cost、Advanced skew modeling或Run-time optimized。

運行功耗優化？—指定Xilinx編譯器添加功耗優化，以降低功耗。默認情況下，僅當用戶在實現策略中選擇優化功耗時，該復選框顯示為已勾選。

使用多線程生成（如可用）—指定使用多線程的Xilinx編譯器（如多線程可用）。該復選框默認為已勾選。
?

使用推薦設置—指定Xilinx編譯器使用終端提供的選項。該復選框默認為已勾選。勾選該復選框可自定義該頁的Xilinx選項。

設計策略—指定應用程序的Xilinx選項。可選擇預設配置最小化編譯時間、最大化定時性能或優化設計區域。通過忽略設計策略中的選項可創建自定義配置。

平衡－選擇能夠平衡編譯時間和Xilinx編譯器用于滿足FPGA應用定時和設計需求工作的選項。

最短編譯時間－選擇通過減少Xilinx編譯器映射工作最小化編譯時間的選項。

定時性能－選擇最大化FPGA應用定時性能的選項。

區域－選擇優化FPGA上使用區域的選項。

自定義－指示選項可能與任意預設置的配置均不匹配。

綜合優化目標—指定Xilinx編譯器的綜合優化目標。綜合為Xilinx編譯過程的組成部分，用于創建來自FPGA VI設計的邏輯門。

速度—配置Xilinx編譯器減少設計實現中的邏輯層次。

區域—配置Xilinx編譯器最小化設計實現中的邏輯總量。

綜合優化的程度—指定Xilinx編譯器在綜合過程中的使用程度。使用程度是指相對值，非絕對值。

法線—配置Xilinx編譯器使用最小化和代數分解算法對設計進行優化。

高—配置Xilinx編譯器為特定的FPGA架構進行優化。指定最高綜合優化努力程度，可使Xilinx編譯器通過嘗試多種優化算法確定適用于終端架構的最佳結果，使Xilinx編譯器的編譯時間增加。

映射整體的使用程度—指定 Xilinx編譯器映射FPGA VI至FPGA的使用程度。使用程度是指相對值，非絕對值。

默認的Xilinx設置—將Xilinx編譯器配置為使用Xilinx默認映射的使用程度。

標準—配置Xilinx服務器標準使用程度。

高—配置Xilinx編譯器在編譯FPGA VI時使用最高的工作程度。最高工作程度比其它工作程度需要更多編譯時間。

放置和連線的整體使用程度—指定Xilinx編譯器在FPGA上放置邏輯塊和連線組合路徑的使用程度。使用程度是指相對值，非絕對值。

標準—配置Xilinx服務器標準使用程度。

高—配置Xilinx編譯器在編譯FPGA VI時使用最高的工作程度。最高工作程度比其它工作程度需要更多編譯時間。

將隨機值用于布局器運行開銷表—指定用于Xilinx工具的布局布線進程的布局器運行開銷表屬性的隨機值。啟用該復選框不會初始化代碼生成，但會影響性能和設備使用。