FPGA開發之算法開發System Generator

現在的FPGA 算法的實現有下面幾種方法：
1. Verilog/VHDL 語言的開發 ;
2. system Generator;
3. ImpulsC 編譯器實現從 C代碼到 HDL 語言；
4. Vivado HLS。

本文主要講述第二種方法的配置方法。

system Generator
System generator 可以和 ISE or Vivado 進行無縫連接。但是需要有個版本的對應關系：

System generator 安裝之后會在Simulin模塊庫中添加一些Xilinx FPGA專用的模塊庫，包括Basic Element，Communication，Control Logic，DataTypes，DSP，Math，Memory，Shared Momory，Tool等模塊庫，只有使用這里的模塊才能進行FPGA算法的仿真以及進行綜合等等。使用這些模塊就可以簡單的選一些模塊，連一些線就能自動生成你需要的HDL代碼，將開發人員從底層枯燥的代碼編寫中解脫出來，將更多的精力放在算法上，非常完美的體現了工具為人服務的理念。 ISE14.7 ，Vavido HLS 已經能夠使用C和C++生成HDL代碼，那個主要是針對Xilinx公司7系列的FPGA，有興趣的同學可以嘗試。另外 Matlab2013a 將HDL coder作為一個獨立的工具添加進來，已經能夠支持Xilinx公司的FPGA。

一、System Generator快速入門

(一)．Xilinx Blockset庫的基本介紹

System Generator和Simulink是無縫鏈接的，可以在MATLAB標準工具欄中直接啟動，如圖1-1所示。這些模塊都根據其功能劃分為不同的庫，為了易于使用，又在某些庫中添加了部分有廣泛應用的模塊，所有的模塊都按字母順序排列在Xilinx Index庫中。讀者需要注意的是：在Simulink環境中，只有通過Xilinx模塊搭建的系統才能保證硬件可實現，其地位類似于HDL語言中的可綜合語句。

圖1-1 Xilinx DSP模塊集 (Xilinx Blockset)

從設計流程中可以看出，熟悉Xilinx DSP基本模塊庫是設計流程中的關鍵環節，只有掌握了基本模塊的特性和功能，才能更好地實現算法。由Xilinx模塊庫和System Generator一起，可生成Xilinx可編程器件的最優邏輯，這屬于最低層的設計模塊，地位等效于IP Core，共有90多個。Xilinx模塊庫簡要說明如表1-1所列。