基于SDSoC開發流程環境應用的詳解以及其優勢

近年來“Software Define ” 軟件定義這個詞持續火熱，全球知名技術研究和咨詢公司Gartner早在對2014年最有戰略意義的十大技術與趨勢做出預測時，便提出了軟件定義一切（Software Defined Anything）的概念，他們預測這類技術會在未來三年里擁有巨大潛力，并在同行業中產生重大影響。兩年后的今天回顧這一概念和技術的發展，不難看出，Software Define的確成為了行業風向標，其應用可謂無處不在。

相信一直關注賽靈思技術動向的工程師們對SDx這個詞并不陌生，概括來講，Xilinx的SDx指的是一系列新工具，專為系統和軟件工程師而設計，可以使那些只有很少或根本沒有FPGA設計經驗的研發人員直接使用高級編程語言在強大的可編程硬件上進行設計，并且與那些嵌入芯片內部的或是在片外連接的業界標準處理器例如ARM或x86一起協同工作。可以看到SDx系列目前有三個主要成員，包括SDSoC、SDAccel和SDNet。

SDSoC? 開發環境允許嵌入式和應用軟件開發人員更廣泛的利用Zynq? SoC和MPSoCs的性能，提供超過100倍的軟件性能加速。

SDAccel? 開發環境針對的是OpenCL?，C和C ++的設計應用，與那些CPU和GPU在數據中心和醫療影像等領域的實現方案相比，利用FPGA進行加速可獲得高達25倍的性能功耗比提升。

SDNet是“軟”定義網絡的解決方案。具體來說就是SDNet結合賽靈思的全面可編程器件，打造出了“軟”定義網絡這樣的交叉技術，從而將可編程能力和智能化功能從控制層擴展至數據層，不僅支持SDN，而且還可以突破性地支持任何軟件定義網絡架構。

從以上簡要的介紹可以看出SDx系列的三個工具所針對的器件與市場各有側重，但總體上都是面向軟件和系統工程師的全面可編程抽象化設計工具，是賽靈思業界領先技術實力的進一步體現。

其中，專門用作提高賽靈思異構Zynq SoC以及MPSoC的設計生產力而生的SDSoC開發環境就是這篇短文將要介紹的重點，在以下的篇幅中，我們會為大家分析SDSoC主要針對的市場和應用，SDSoC的各種創新，應用SDSoC的好處和優勢等。

Vivao HLS

我們今天的主要內容是介紹SDSoC，但在開始之前，需要提一下Vivado HLS這個在高級抽象語言與底層硬件描述語言之間架起了一座橋梁的高階綜合工具。

相信大部分賽靈思的用戶對Vivado HLS已經不再陌生，甚至有可能已經是HLS的用戶。的確，經過了三四年的上市推廣，Vivado HLS早已不再是一個全新的工具，我們已經有超過1000家成功的客戶。HLS的靈活性和生產力優勢是顯而易見的，甚至賽靈思的IP開發部門在交付Vivado 2015.1版本及以后的部分視頻IP時也都是使用HLS從C/C++語言開始設計。

Vivado HLS可以在很短的時間內生成與手工編碼質量相當的RTL代碼，并且允許用戶將同樣在C測試平臺生成的測試向量用在C仿真和RTL驗證中，從而大幅加速驗證過程。對那些使用C / C ++描述規范的算法設計類客戶來說，這是理想的解決方案，可以將其已有的各類浮點或定點算法無縫實現到FPGA硬件中，比較典型的應用就是各類視頻運算、加解密等DSP算法等等。

使用Vivado HLS可以實現真正意義上基于C語言的IP，通過HLS，我們可以把用戶的C/C++以及System C算法以VHDL或Verilog的形式輸出，然后通過Vivado IPI或SysGen等賽靈思的工具，整合到你的FPGA設計工程中去。也就是說，使用Vivado HLS可以更便捷高效地完成從高階抽象語言C/C++到賽靈思FPGA可編程邏輯硬件的設計實現過程。

Vivado HLS不僅是簡單的翻譯工具或是綜合工具，更為重要的是，我們可以將其產生的RTL以IP的形式導出到Vivado IPI中，或者直接調用HLS生成的RTL文件到另一個RTL項目，甚至是輸出到DSP設計的SysGen工程中。

Zynq SoC 器件架構

以下圖片展示了賽靈思Zynq SoC器件的架構圖。SDSoC所針對的器件就是包括Zynq SoC和下一代的MPSoC在內的多核異構可編程邏輯芯片。