為了滿足市場對于更密集處理和提高系統整合度的需求，數字訊號處理功能已可運用于高效能平臺組件上。全新的軟件定義開發流程，讓嵌入式軟件設計人員更易于使用C/C++語言。

數字訊號處理是目前實現基本設備和服務所需的關鍵技術，這些基本設備和服務包含電信網絡、行動通訊、數字音頻、串流影音、工業馬達控制與機器視覺、車載駕駛輔助、高效能雷達以及政府信息情報等。

為了滿足更復雜的系統要求、降低延遲以及提高信道容量，專用的數字信號處理器(DSP)已經發展為傳輸率高達數十GFLOPS的多核心組件，可單獨或以大型多DSP組合的形式使用。

盡管如此，進一步發展的需求仍很大，設備設計人員正努力提高系統整合度以減少組件數量、強化可靠度，并降低成本。而為了滿足相關要求，DSP擴展版本現可整合于多種平臺，包括從ARM Cortex-M4小型嵌入式微控制器(MCU)至FPGA以及可編程系統單芯片(SoC)等。此外，當設計人員面對唯有透過高度平行化才能滿足需求的密集處理，或如果系統需要高效能接口或客制加速器時，這些高效能的可配置組件現正成為理想選擇。

新興DSP平臺
可配置SoC整合大量帶有系統功能的DSP模塊，包括處理器、內存、周邊裝置以及可編程邏輯組件等。例如，賽靈思(Xilinx) Zynq-7000 All Programmable SoC擁有多達2,020個DSP分割(slice)，分別包括一個25x8的乘法器、48位累加器以及相關功能。此外，該芯片上還有一個雙核心ARM Cortex-A9 MPCore應用處理單元、標準高速周邊裝置，包括USB 2.0、Gigabit以太網絡，以及LPDDR2和DDR3等易失存儲器接口。
另一方面，多核心處理器Zynq MPSoC可提供更多資源，包含多達3,528個DSP分割(每個分割包含一個27x18放大器)及外加PCIe Gen2、USB3.0、SATA 3.1和DisplayPort周邊裝置，并可支持DDR4易失存儲器。而MPSoC架構也整合雙核心ARM Cortex-R5 MPCore實時處理核心、四核心A53及ARM Mali-400 MP2繪圖處理器(GPU)和H.264/H.265視訊編譯碼器。

Zynq-7000和MPSoC高效能ARM處理器還受益于高度整合的NEON多媒體加速技術、FPGA DSP分割、整合的周邊裝置，以及整合于UltraScale+ MPSoC中多達1143,000個邏輯單元。藉由上述資源，該組件能滿足高度平行的處理以及支持廣泛的系統整合需要，并超越傳統多核心DSP水平。 對設計團隊而言，現在正是超越大型多DSP開發板效能極限，讓傳統DSP躍升至All Programmable SoC平臺的重大時刻。例如，利用這一技術，Xilinx的工程師協助了一家客戶重新設計原來包含32個傳統DSP芯片的雷達主板，而新設計的平臺僅需兩塊可編程設計組件。

C/C++級硬件合成
以往進行可編程FPGA和SoC設計時，工程師必須具備硬件設計技能來處理暫存級(RTL)設計，而這讓原本掌握軟件技能的設計團隊無法充份發揮額外的功能和整合優勢。圖1顯示簡化軟件開發以及效率和靈活度之間的權衡。圖中比較傳統軟件可編程處理器以及在RTL或使用軟件定義設計流程的可編程組件。

?

圖1：軟件定義流程讓嵌入式軟件開發人員充分了解All Programmable SoC組件的效能潛力

設計傳統的DSP解決方案一直被視為是安全的解決方案。然而，隨著高效能應用要求日益提升，高效能DSP的設計也越來越難以因應多核心架構的要求。因此，透過C/C++設計環境提供類似ASSP的程序設計體驗，可協助系統和嵌入式軟件工程師運用All Programmable SoC打造多處理系統。

類似ASSP的編程體驗
例如，賽靈思的SDSoC就是此開發環境的實例，軟件工程師無需使用傳統的FPGA工具或硬件設計語言(HDL)，即可為可編程組件開發C/C++應用。此外，它也能妥善管理芯片處理、DSP資源，以及可編程設計硬件和內存，進而將系統效能最大化。

該環境包括系統級特性分析器，能在設計初期了解系統整體效能和功耗。圖2顯示特性分析器如何配合SDSoC流程。該特性分析器可快速估算系統效能，并指出哪些C/C++函數可透過可編程邏輯加速。SDSoC則隨后透過編碼報告軟件周期、預估數據傳輸時間，并監控包含快取、內存和總線利用率等硬件應用情況。

該特性建立在賽靈思SDK的特性分析功能上，并在Zynq平臺上執行完整設計的軟硬件效能測量。快速估算工具則有助于使用者迅速評估一個或多個函數從軟件轉移至硬件所帶來的效能影響，并使軟件開發人員以此方式獨立加速各個C/C++函數，從而避免軟硬件團隊間花費大量互動時間，并且能盡量減少可編程邏輯進行軟件加速所需的迭代次數。相較于數小時或更長的硬件操作時間，這種方法僅需數分鐘便可對修改所造成的影響進行評估。

?

圖2：以PC樣本為基礎的非侵入性特性分析器

如圖3所示，另一個C/C++全系統優化編譯程序，主要針對SoC的ARM處理器和可編程邏輯及連接功能。此編譯程序產生成的HDL程序代碼，針對延遲、帶寬及硬件利用率進行了優化。而系統級特性分析器與系統優化編譯程序的結合，相對于以軟件為核心而不采用硬件加速的解決方案，可提升整體效能至上百倍。

?

圖3：全系統編譯程序能控制效能、傳輸率和延遲，以減少設計反復的時間

擁有FPGA設計技術的系統架構師和平臺開發人員可利用SDSoC的優勢為嵌入式軟件開發人員打造最佳應用平臺。該工具利用自動化系統連接產生等特性，協助架構師快速了解Zynq處理系統、內存與可編程邏輯加速器間的最佳互連結構。

此外，架構師能利用賽靈思Vivado Design Suite的SDSoC打造特定應用的平臺、配置如RTL描述等傳統FPGA IP，并可作為可用的C語言函式庫，進而實現重復利用以提高設計生產力。

軟/硬件系統效能分析
工程師可利用SDSoC的追蹤工具以了解其設計在選擇不同工作負載、軟硬件分割和系統設計下的執行情形。SDSoC Trace可提供詳細的追蹤說明圖，包含應用在執行時的系統事件、執行在處理器、硬件加速器上的軟件，以及系統內部的數據傳輸鏈接進行追蹤。而相關事件以圖形化的方式提供時間軸說明，且相對于事件記錄，此追蹤能呈現一定時間內的互動事件，并有助于進一步了解軟硬件系統中的應用效能。
圖4a顯示SDSoC Trace如何自動在硬件系統中插入監控器；此外，追蹤儀表也自動插入于軟件系統中。圖4b則展示軟硬件追蹤串流，以凸顯出不同類型的事件。

?

圖4a：SDSoC Trace啟動后能自動插入必要的監控器和儀控功能

?

?

圖4b：Trace可視化圖形展示軟硬件系統中的互動事件

開發板設計支持
藉由Zynq All Programmable SoC為基礎開發板的ZC702、ZC706加上合作廠商和特定市場所提供的專用平臺，如Zedboard、MicroZed、ZYB與影音和影像開發工具包等，SDSoC使軟件工程和開發板設計可同時發揮效用。此外，每個開發板皆提供支持套件(BSP)，可使SDSoC實現抽象平臺的中介數據，為嵌入式軟件開發人員和系統架構師提進一步提升生產力，并加速產品開發時程。

結論
結合ARM/NEON應用處理資源與大量DSP分割、FPGA架構的All Programmable SoC和MPSoC組件，可望使DSP效能超越目前的專用處理器。最新軟件定義開發環境擁有讓軟件工程師能獨立發揮新型組件的優勢，同時為系統架構師與平臺開發人員提供專家級的使用案例，使高效能訊號處理展現前所未有的簡便。