Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器，它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和 性能優(yōu)化的內(nèi)存。
2023-11-14 17:49:43
736 
51單片機(jī)C語(yǔ)言編程入門以及keil_uvision使用方法介紹(詳講版)
2014-09-14 18:35:44
INtime RTOS內(nèi)部的關(guān)鍵處理機(jī)制是什么？INtime RTOS內(nèi)部的關(guān)鍵處理機(jī)制有哪些相關(guān)的應(yīng)用案例？
2021-09-29 06:28:48
上一篇系列文章“INtime可與Windows在同個(gè)PC運(yùn)行的實(shí)時(shí)操作系統(tǒng)（上）”中我們介紹INtime實(shí)時(shí)操作系統(tǒng)的基本特性與功能。本篇文章將著重介紹INtime RTOS內(nèi)部的關(guān)鍵處理機(jī)制及其
2021-07-02 06:41:14
`Xilinx Artix-7 FPGA快速入門、技巧與實(shí)例連載6——FPGA開(kāi)發(fā)流程更多資料共享鏈接：https://share.weiyun.com/53UnQas如圖1.32所示，這是一個(gè)
2019-04-01 17:50:52
Xilinx Artix7 DEVB_124X92MM 6~16V
2023-03-28 13:05:55
本帖最后由 eehome 于 2013-1-5 09:52 編輯
不可多得的Xilinx FPGA中文培訓(xùn)材料教程，涉及到virtel的基本架構(gòu)、賽靈思設(shè)計(jì)流程、如何閱讀報(bào)告、時(shí)序約束等經(jīng)典
2012-03-02 09:51:53
移除并綁定到GND或VCC ???另外，我如何驗(yàn)證上面的塊優(yōu)化是否正常，我的設(shè)計(jì)仍然適用于上述塊優(yōu)化？請(qǐng)告訴我...我正在使用xilinx ise 14.1?。以上來(lái)自于谷歌翻譯以下為原文hi, i
2019-03-27 10:25:33
支持所有Xilinx器件下載 包括FPGA CPLD ISP Configuration PROM 下載接口電壓：5V 3.3V 2.5V 1.8V 1.5V
2023-03-24 15:06:53
Xilinx_fpga_設(shè)計(jì)流程
2012-08-02 23:51:05
DDR 終端穩(wěn)壓器。它還具有一個(gè)用于加電和斷電排序的LM3880。此設(shè)計(jì)采用 12V 輸入電壓。特性 提供 Xilinx? Zynq? 7000 系列 (XC7Z015) 所需的所有電源軌設(shè)計(jì)已經(jīng)過(guò)優(yōu)化，支持 12V 輸入板載加電和斷電排序支持 DDR3 存儲(chǔ)器件模塊設(shè)計(jì)，使用方便
2022-09-23 07:43:32
描述 PMP10601 參考設(shè)計(jì)提供為 Xilinx? Zynq? 7000 系列 (XC7Z015) FPGA供電時(shí)所需的所有電源軌。此設(shè)計(jì)使用多個(gè) LMZ3 系列模塊、多個(gè) LDO 和一個(gè)
2022-09-28 06:24:34
的問(wèn)題是：“Xilinx是否有關(guān)于MAP流程各階段的詳細(xì)開(kāi)放文檔？”我找不到一個(gè)。以上來(lái)自于谷歌翻譯以下為原文When I do MAP on ISE 11, the process goes up
2018-10-09 15:39:10
Quartus II與ModelSim、Synplify Pro等常用EDA工具的開(kāi)發(fā)流程。ALTERA CPLD FPGA設(shè)計(jì)高級(jí)篇：結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了altera fpga
2020-05-14 14:50:30
本帖最后由 mr.pengyongche 于 2013-4-30 02:57 編輯
DSP2812寄存器詳
2012-08-16 23:19:18
解決的方法。在這里，我們會(huì)分享大規(guī)模邏輯設(shè)計(jì)的開(kāi)發(fā)流程，以及解決復(fù)雜時(shí)序問(wèn)題的工程案例。此外，還將分享如何利用業(yè)界最新的大數(shù)據(jù)分析和機(jī)器學(xué)習(xí)功能來(lái)優(yōu)化時(shí)序設(shè)計(jì)。3.28，讓我們相聚深圳，且聽(tīng)資深工程師
2015-03-11 16:13:48
，而優(yōu)化流程則是達(dá)到以上管理效果的一個(gè)重要手段。以下內(nèi)容適用于ERP、CRM等實(shí)施中流程梳理的問(wèn)題：但很多企業(yè)在開(kāi)展流程優(yōu)化時(shí)，卻常常遇到“勞而無(wú)功”的尷尬。經(jīng)常會(huì)有負(fù)責(zé)流程梳理工作的經(jīng)理們抱怨說(shuō)
2017-08-17 09:24:35
I/O 可優(yōu)化管腳分配，從而提高布通率和信號(hào)完整性。主要優(yōu)勢(shì)：■ 通過(guò)采用并行流程縮短總設(shè)計(jì)時(shí)間■ 通過(guò)消除 PCB 信號(hào)層降低 PCB制造成本■ 消除由于 PCB 上的過(guò)期 FPGA符號(hào)所導(dǎo)致
2018-09-20 11:11:16
配置文件，接著完成下載并進(jìn)行板級(jí)調(diào)試驗(yàn)證。圖5.16 FPGA/CPLD設(shè)計(jì)簡(jiǎn)易流程 本文節(jié)選自特權(quán)同學(xué)的圖書(shū)《FPGA/CPLD邊練邊學(xué)——快速入門Verilog/VHDL》書(shū)中代碼請(qǐng)?jiān)L問(wèn)網(wǎng)盤(pán)：http://pan.baidu.com/s/1bndF0bt Xilinx FPGA入門連載
2019-01-28 02:29:05
FPGA設(shè)計(jì)全流程第一章Modelsim編譯Xilinx庫(kù) 第二章調(diào)用Xilinx CORE-Generator第三章使用Synplify.Pro綜合HDL 和內(nèi)核 第四章綜合后的項(xiàng)目執(zhí)行 第五章不同類型結(jié)構(gòu)的仿真
2012-08-11 16:15:54
有任何其他的優(yōu)化編譯流程的竅門，請(qǐng)與我們分享。讓我們一起建設(shè)更加美好的 FPGA 用戶社區(qū)！了解更多 InTime 的信息，或者直接申請(qǐng)免費(fèi)試用。關(guān)注Plunify公眾號(hào)，關(guān)注FPGA設(shè)計(jì)優(yōu)化。所有產(chǎn)品的信息和相關(guān)使用申請(qǐng)亦在公眾號(hào)主頁(yè)的菜單中，我們期待與您的交流。?
2018-06-11 16:11:07
遇到一個(gè)IAR編譯優(yōu)化的問(wèn)題：本想在profile中write callback中做特征值的有效性檢查，卻發(fā)現(xiàn)編譯優(yōu)化“high”和"medium"導(dǎo)致代碼流程錯(cuò)誤，如下
2020-03-05 07:46:50
FPGA廠商Altera和Xilinx自帶的QuartusⅡ和ISE開(kāi)發(fā)平臺(tái)完全可以應(yīng)付與之有關(guān)的開(kāi)發(fā)。 整個(gè)完整的流程可以分為前端和后端兩部分，前端的流程圖如下： 前端的主要任務(wù)是將HDL語(yǔ)言描述的電路
2018-08-16 09:14:32
大家好，是不是對(duì)linux內(nèi)核很感興趣，有人是不是在跟著市面的教程，不管是收費(fèi)的還是免費(fèi)的，或多或少為大家講下內(nèi)核鏈表分析，不知道有多少人真的在本質(zhì)上給您有講.今天狄泰唐老師為你們免費(fèi)講解，總共分3
2017-07-10 18:23:35
的優(yōu)化變得異常復(fù)雜，如何定位性能問(wèn)題出在哪個(gè)方面，是性能優(yōu)化的一大難題， 從系統(tǒng)入手，闡述由于系統(tǒng)軟、硬件配置不當(dāng)可能造成的性能問(wèn)題，并且探討檢測(cè)系統(tǒng)故障和優(yōu)化性能的一般方法和流程。一、CPU性能評(píng)估
2019-07-22 06:48:03
MSP430_C語(yǔ)言例程注釋詳
2017-03-12 18:59:17
用過(guò)Matlab的同學(xué)應(yīng)該都知道，Matlab的慢是出了名的，但是再慢也有優(yōu)化的方式，下面我們給出幾個(gè)Matlab編程中常用的優(yōu)化技巧。??在講優(yōu)化方法之前，首先要說(shuō)的就是Matlab中用tic
2021-02-19 06:40:41
InTime 利用大數(shù)據(jù)分析和人工智能，建立時(shí)序數(shù)據(jù)庫(kù)，無(wú)需修改源代碼即可優(yōu)化設(shè)計(jì)，為工程師推薦最佳工具參數(shù)組合。了解更多>>
2017-04-18 14:53:40
ADAPTER TC2050 FOR XILINX CABLE
2023-03-22 19:59:52
的工程，有點(diǎn)奇怪的是，我在筆記本上用vivado編譯報(bào)TNS不滿足，在臺(tái)式機(jī)卻是滿足；既然滿足了時(shí)序，我就試了試Intime對(duì)功耗的優(yōu)化效果，下圖是打開(kāi)Intime的界面圖：下圖是打開(kāi)Project的圖
2017-06-30 15:28:28
的編譯綜合結(jié)果，自動(dòng)選擇下輪運(yùn)行策略。InTime運(yùn)行流程如下圖所示。InTime自動(dòng)在本地生成專屬數(shù)據(jù)庫(kù)，存儲(chǔ)相關(guān)的設(shè)計(jì)信息。初始化運(yùn)行時(shí)，依據(jù)綜合器的選取，自動(dòng)生成策略填入綜合器優(yōu)化選項(xiàng)
2017-07-05 11:00:48
三相異步電動(dòng)機(jī)的拆裝詳講
2019-09-24 03:54:32
描述TIDA-00390 設(shè)計(jì)是一種經(jīng)過(guò)優(yōu)化的電源解決方案，適用于 Xilinx? Zynq? 7020 FPGA/SoC（屬于 Zynq? 7000 產(chǎn)品系列）。它面向客戶選擇使用 FPGA 代替
2018-08-09 07:58:16
仿真技術(shù)在半導(dǎo)體和集成電路生產(chǎn)流程優(yōu)化中的應(yīng)用閔春燕(1)  
2009-08-20 18:35:32
單片機(jī)是靠什么去讀取AD的數(shù)據(jù)？講一下大致流程
2014-11-13 11:10:01
你好，我對(duì)Xilinx工具的自下而上合成流程有一些疑問(wèn)。由于我對(duì)這個(gè)領(lǐng)域很新，所以我只知道ISE和XST。在我的頂級(jí)設(shè)計(jì)中，我實(shí)例化了幾個(gè)優(yōu)化的多線程（不是庫(kù)中的標(biāo)準(zhǔn)乘法器），但我不希望它們?cè)诰C合
2019-03-22 06:51:51
InTime，因?yàn)檫@個(gè)軟件使用機(jī)器學(xué)習(xí)，所以比普通 FPGA 流程需要更多的數(shù)據(jù)。決定參數(shù)組合是否有效的關(guān)鍵是要運(yùn)行很多編譯。一般來(lái)說(shuō)，InTime 的用戶需要自己不斷編譯來(lái)累積設(shè)計(jì)的數(shù)據(jù)庫(kù)。但是黃瀚華發(fā)現(xiàn)很多
2018-06-26 15:19:23
室分系統(tǒng)是什么？室分系統(tǒng)優(yōu)化流程有哪幾個(gè)階段？
2021-05-20 06:26:38
前 言本文主要介紹HLS案例的使用說(shuō)明，適用開(kāi)發(fā)環(huán)境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx
2021-11-11 09:38:32
”，小編在電話回訪過(guò)程中留意到有很多參賽選手對(duì)Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以想了想，最終還是決定自己動(dòng)手整合一下。一方面給自己梳理梳理相關(guān)知識(shí)架構(gòu)，另一方面的話，跟大家分享分享，希望
2014-11-05 13:56:42
針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開(kāi)發(fā)板等你拿”，小編在電話回訪過(guò)程中留意到有很多參賽選手對(duì)Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以想了想，最終還是決定自己
2014-11-03 17:15:51
Hi，以前在學(xué)校的時(shí)候就經(jīng)常遇見(jiàn)時(shí)序收斂的問(wèn)題，尤其是改RTL好麻煩啊。工作以后和朋友們一起做了個(gè)時(shí)序優(yōu)化的軟件，叫InTime，希望可以幫助有相同問(wèn)題的朋友。^_^我們搞了免費(fèi)試用的活動(dòng)，有興趣
2017-05-11 10:55:17
使用 Quartus17.0 將這60種編譯設(shè)置原封不動(dòng)地也運(yùn)行一遍。InTime 的 Default 配方可以從過(guò)去的結(jié)果中學(xué)習(xí)然后生成優(yōu)化設(shè)計(jì)時(shí)序和資源占用率的參數(shù)。我們運(yùn)行兩輪是為了利用 InTime 的學(xué)習(xí)能力來(lái)得
2017-12-06 10:30:56
物理綜合與優(yōu)化的優(yōu)點(diǎn)有哪些物理綜合與優(yōu)化流程看了就知道物理綜合與優(yōu)化示例
2021-04-08 06:18:15
用于Xilinx FPGA的Keysight E5910A串行鏈路優(yōu)化工具
2019-10-16 10:49:30
電 子 DIY 過(guò) 程 詳 解.pdf
2012-03-03 05:08:43
如何進(jìn)行合理的PCB布板設(shè)計(jì)呢？簡(jiǎn)單講一講PCB Layout的設(shè)計(jì)要點(diǎn)
2022-02-22 06:16:49
應(yīng)用及解決方案FPGA的設(shè)計(jì)流程與開(kāi)發(fā)方法第二講：Verilog基本語(yǔ)法與設(shè)計(jì)方法Verilog系統(tǒng)設(shè)計(jì)原則與技巧Verilog進(jìn)行典型電路的設(shè)計(jì)第三講：Modelsim/Questa Sim
2013-04-07 22:56:42
程序編譯時(shí)采用-o3優(yōu)化編譯，不同函數(shù)中有相同名稱的靜態(tài)變量，會(huì)不會(huì)優(yōu)化為同一個(gè)變量呢。另外優(yōu)化會(huì)對(duì)程序流程和變量產(chǎn)生影響嗎？
2018-09-17 14:55:02
物理綜合與優(yōu)化的優(yōu)點(diǎn)是什么？物理綜合與優(yōu)化有哪些流程？物理綜合與優(yōu)化有哪些示例？為什么要通過(guò)物理綜合與優(yōu)化去提升設(shè)計(jì)性能？如何通過(guò)物理綜合與優(yōu)化去提升設(shè)計(jì)性能？
2021-04-14 06:52:32
目前xilinx 在FPGA設(shè)計(jì)上總結(jié)出了UFDM這個(gè)名詞，也有ug949這篇經(jīng)典的文檔，將FPGA設(shè)計(jì)的流程、方法、注意事項(xiàng)都有詳細(xì)介紹，總結(jié)了很多成功的經(jīng)驗(yàn)，提升到設(shè)計(jì)方法學(xué)的高度。可能很多
2019-10-11 07:04:21
摘要： 如何幫助優(yōu)酷迅速融合到阿里研發(fā)體系？如何優(yōu)化優(yōu)酷的需求分析流程？針對(duì)需求信息不明確，開(kāi)發(fā)出來(lái)的功能不是產(chǎn)品想要的痛點(diǎn)如何解決？點(diǎn)此查看原文：[url=]http
2018-01-31 15:09:24
描述TIDA-00389 設(shè)計(jì)是一種經(jīng)過(guò)優(yōu)化的電源解決方案，適用于 Xilinx? Zynq? 7010 FPGA/SoC（屬于 Zynq? 7000 產(chǎn)品系列）。它面向 ADAS 應(yīng)用，在這
2018-11-19 15:00:01
EGPRS優(yōu)化流程和方法:第一章 EGPRS網(wǎng)絡(luò)優(yōu)化流程 31 EGPRS網(wǎng)絡(luò)優(yōu)化流程 32 網(wǎng)絡(luò)優(yōu)化目標(biāo)設(shè)定 43 網(wǎng)絡(luò)信息收集 43.1 測(cè)試列表 4
2009-07-27 22:03:52
15 UML在流程工業(yè)優(yōu)化調(diào)度工藝描述系統(tǒng)中的應(yīng)用
結(jié)合建模工具Rational Rose說(shuō)明如何在系統(tǒng)開(kāi)發(fā)過(guò)程中運(yùn)用UML建模。通過(guò)流程工業(yè)優(yōu)化調(diào)度工藝描述系統(tǒng)的實(shí)際建模，對(duì)UML
2010-02-22 16:24:0422 Xilinx推出行業(yè)最大容量的領(lǐng)域優(yōu)化FPGA器件，面向通信、DSP等應(yīng)用
面對(duì)市場(chǎng)對(duì)更大帶寬的需求呈現(xiàn)的指數(shù)型增長(zhǎng)態(tài)勢(shì)，電子設(shè)備制造商在提升系統(tǒng)性能、產(chǎn)品更快上市方面面
2008-10-31 07:38:27400 Xilinx Foundation F3.1的結(jié)構(gòu)及設(shè)計(jì)流程
介紹了Xilinx Foundation F3.1可編程器件開(kāi)發(fā)工具軟件的組成和功能，同時(shí)介紹了該軟件工具中設(shè)計(jì)入口工具和設(shè)計(jì)實(shí)現(xiàn)工具的主要功能
2009-03-28 15:15:471559 
以失效分析的數(shù)據(jù)作為基本數(shù)據(jù)結(jié)構(gòu)，提出了測(cè)試項(xiàng)目有效性和測(cè)試項(xiàng)目耗費(fèi)時(shí)間的折中作為啟發(fā)信息的優(yōu)化算法，提出了 芯片驗(yàn)證 分析及測(cè)試流程優(yōu)化技術(shù)
2011-06-29 17:58:2397 本文提出了一種在嵌入式Window XP(XPE)中基于INtime實(shí)時(shí)操作系統(tǒng)的雷達(dá)實(shí)時(shí)操控顯示終端設(shè)計(jì)方案。同時(shí)充分利用Windows操作系統(tǒng)強(qiáng)大的圖形界面功能，實(shí)現(xiàn)雷達(dá)目標(biāo)、狀態(tài)、原始視頻、電
2011-12-21 10:09:311688 
電子發(fā)燒友網(wǎng)：針對(duì)目前 電子發(fā)燒友網(wǎng) 舉辦的 玩轉(zhuǎn)FPGA：iPad2，賽靈思開(kāi)發(fā)板等你拿 ，小編在電話回訪過(guò)程中留意到有很多參賽選手對(duì) Xilinx 公司的 FPGA 及其設(shè)計(jì)流程不是很熟悉，所以
2012-06-27 13:39:47334 針對(duì)先就診后結(jié)算 的門診流程下需要病人預(yù)存較多診療費(fèi)所帶來(lái)的各種問(wèn)題，采用了基于銀行卡代繳費(fèi)模式的門診流程優(yōu)化的方法，通過(guò)一所三級(jí)醫(yī)院與一家國(guó)內(nèi)商業(yè)銀行合作開(kāi)展的實(shí)
2013-03-01 15:06:540 開(kāi)創(chuàng)性FPGA軟件供應(yīng)商Plunify? Pte. Ltd.今日發(fā)布其支持Altera 的FPGA和SoC的InTimeTM設(shè)計(jì)優(yōu)化軟件。
2014-11-21 10:54:491552 Xilinx ISE9.1使用全流程中文書(shū)
2016-01-18 15:30:430 眾所周知，Xilinx公司是FPGA芯片廠商的領(lǐng)導(dǎo)者，如今已經(jīng)成立了30個(gè)年頭，為我們電子開(kāi)發(fā)者提供了很多優(yōu)秀的迭代產(chǎn)品，同時(shí)不斷優(yōu)化的FPGA開(kāi)發(fā)工具軟件。但是隨著互聯(lián)網(wǎng)時(shí)代的到來(lái)，F(xiàn)PGA
2017-02-09 01:22:42234 
Plunify 將分別于2017年5月3日（成都）和2017年5月5日（長(zhǎng)沙）的2017Xilinx All Programmable 技術(shù)研討會(huì)。同時(shí)對(duì)于InTime時(shí)序優(yōu)化工具有興趣的朋友可以在Comtech科通展位上可以了解和參觀到具體InTime的演示。
2017-04-25 15:19:551002 1 Xilinx 的的的 EAPR 局部重構(gòu)流程 EAPR（early access partial reconfiguration）與基于模塊（modulebased）流程相比，有以下的主要
2017-10-18 15:12:0822 1. FPGA 開(kāi)發(fā)流程： 電路設(shè)計(jì)與設(shè)計(jì)輸入 ；仿真驗(yàn)證：利用Xilinx集成的仿真工具足矣 ；邏輯綜合：利用XST(Xilinx Synthesis Tool)工具 ；布局布線：利用Xilinx
2018-01-12 03:59:4810000 不斷 從賽靈思FPGA設(shè)計(jì)流程看懂FPGA設(shè)計(jì) 1.XILINX ISE傳統(tǒng)FPGA設(shè)計(jì)流程 利用XilinxISE軟件開(kāi)發(fā)FPGA的基本流程包括代碼輸入、功能仿真、綜合、綜合
2018-02-20 20:32:0015820 
vivado 2017.2是一款Xilinx開(kāi)發(fā)的功能強(qiáng)大的產(chǎn)品加工分析軟件，在專業(yè)化的產(chǎn)品加工方面，提高產(chǎn)品上市的時(shí)間決定于加工的流程設(shè)計(jì)以及優(yōu)化的設(shè)計(jì)方案，定制一套專業(yè)的加工流程是每一個(gè)廠家以及
2018-04-19 17:20:33320 xilinx的ise的使用流程，簡(jiǎn)單介紹
2018-06-06 13:46:003432 了解如何利用Xilinx成本優(yōu)化的FPGA和SoC產(chǎn)品組合的最新增強(qiáng)功能。
2018-11-28 06:20:002086 觀看此視頻，以優(yōu)化和成熟的硬件參考設(shè)計(jì)的形式了解Xilinx電源傳輸策略的優(yōu)勢(shì)
2019-01-07 16:35:471389 ISE （Integrated Software Environment）是Xilinx公司提供的用于開(kāi)發(fā)其PLD產(chǎn)品的工具鏈，包括設(shè)計(jì)開(kāi)發(fā)與仿真驗(yàn)證所需的全部功能，覆蓋PLD開(kāi)發(fā)的完整流程：借助該工具可以使開(kāi)發(fā)人員從容地面對(duì)復(fù)雜的設(shè)計(jì)，輕松地解決各種設(shè)計(jì)難題。
2019-02-26 14:43:4621 視頻簡(jiǎn)介：賽靈思器件演示視頻之針對(duì) Xilinx 器件的優(yōu)化電源傳輸方案。
2019-03-04 06:13:003168 萬(wàn)幸的是，當(dāng)今FPGA工具（比如Xilinx的 Vivado）都有很多開(kāi)關(guān)和設(shè)置選項(xiàng)來(lái)幫助時(shí)序收斂。InTime的方法，就是通過(guò)調(diào)整FPGA工具的編譯過(guò)程來(lái)解決用戶的時(shí)序問(wèn)題和其他性能問(wèn)題。
2019-07-26 15:56:233187 
加州CUPERTINO - 一家有16個(gè)月歷史的創(chuàng)業(yè)公司，名為InTime Software Inc. ，相信電子設(shè)計(jì)自動(dòng)化行業(yè)已經(jīng)完全錯(cuò)過(guò)了重要的一點(diǎn)，同時(shí)為開(kāi)發(fā)復(fù)雜的IC創(chuàng)建了更強(qiáng)大的EDA工具
2019-08-13 11:23:392381 對(duì)于大多數(shù)企業(yè)來(lái)說(shuō)，通過(guò)優(yōu)化內(nèi)部流程可以節(jié)省大量資金。其中工資是大多數(shù)企業(yè)最大的財(cái)務(wù)支出，而物聯(lián)網(wǎng)可確保這些支出物有所值。
2019-11-21 16:09:24716 教程介紹 本教程旨在指導(dǎo)用戶通過(guò) Plunify Cloud 的云服務(wù)器，來(lái)使用 InTime 軟件優(yōu)化 FPGA 設(shè)計(jì)。如果您首次使用 InTime，請(qǐng)免費(fèi) 申請(qǐng)?jiān)撥浖谋镜卦囉?。 本教程涵蓋
2020-12-21 17:57:011228 
設(shè)置芯片型號(hào)，設(shè)置源文件位置，設(shè)置生成文件位置，添加設(shè)計(jì)源文件，流程命令，生成網(wǎng)表文件，設(shè)計(jì)分析，生成bitstream文件。其中，流程命令是指綜合、優(yōu)化、布局、物理優(yōu)化和布線。
2020-11-20 10:56:501865 本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用Xilinx的FPGA對(duì)高速PCB信號(hào)實(shí)現(xiàn)優(yōu)化設(shè)計(jì)。
2021-01-13 17:00:5925 本文檔的主要內(nèi)容詳細(xì)介紹的是LTE簇優(yōu)化流程和案例介紹詳細(xì)說(shuō)明包括了：1無(wú)線網(wǎng)絡(luò)優(yōu)化流程簇優(yōu)化的目的，2簇優(yōu)化流程介紹，3簇優(yōu)化的主要內(nèi)容介紹，4簇優(yōu)化的驗(yàn)收標(biāo)準(zhǔn)，5簇優(yōu)化案例介紹
2021-03-02 17:11:359 電子發(fā)燒友網(wǎng)為你提供5G 基于路測(cè)分析優(yōu)化流程資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-21 08:49:307 LTE簇優(yōu)化流程和案例介紹。
2021-04-27 10:33:085 INtime RTOS簡(jiǎn)介 INtime RTOS是一個(gè)動(dòng)態(tài)的，確定性的硬實(shí)時(shí)操作系統(tǒng)，用于多核x86兼容處理器上的非對(duì)稱多處理（AMP）。與使用虛擬機(jī)管理程序，Windows設(shè)備驅(qū)動(dòng)程序或單體
2021-08-10 10:58:143086 
Xilinx Zynq系列是帶有ARM Cortex-A系列CPU核的FPGA，前幾年流落到二手市場(chǎng)上的“礦板”就以Zynq 7010為核心，可以說(shuō)是最廉價(jià)的Zynq實(shí)驗(yàn)平臺(tái)了。
2023-03-14 16:13:511481 今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列：用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
2023-05-05 09:44:46674 
6月15日晚2000，虹科技術(shù)工程師許工為大家分享了“虹科實(shí)時(shí)操作系統(tǒng)INtime7——解決智能制造苛刻實(shí)時(shí)需求的關(guān)鍵RTOS”主題直播課程，課程的主要內(nèi)容包括實(shí)時(shí)操作系統(tǒng)的必要性、虹科INtime
2023-06-21 17:23:04514 
螺母生產(chǎn)流程以及優(yōu)化措施
2023-09-07 17:56:21547 
電子發(fā)燒友網(wǎng)站提供《Xilinx器件上的深度卷積優(yōu)化白皮書(shū).pdf》資料免費(fèi)下載
2023-09-13 15:03:020 電子發(fā)燒友網(wǎng)站提供《在Xilinx器件上具有INT4優(yōu)化的卷積神經(jīng)網(wǎng)絡(luò).pdf》資料免費(fèi)下載
2023-09-13 09:30:540 電子發(fā)燒友網(wǎng)站提供《在亞馬遜EC2云端使用Xilinx工具和InTime優(yōu)化設(shè)計(jì).pdf》資料免費(fèi)下載
2023-09-18 09:37:200 在制造業(yè)日益競(jìng)爭(zhēng)激烈的今天，企業(yè)對(duì)于生產(chǎn)流程的優(yōu)化和成本控制的需求日益迫切。SOLIDWORKS 2024以其強(qiáng)大的工程設(shè)計(jì)和分析功能，為生產(chǎn)流程的優(yōu)化和成本的降低提供了有力支持。
2024-01-23 14:47:40136
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論