ChipScope Pro 提供了多種不同功能的調試內核，通常分成三類：邏輯調試內核、誤比特率測試核和集成總線分析核。用戶根據系統的調試要求，應用不同的調試內核，方便快速地找到設計中存在的問題。常用IP 核如圖9-3 所示。

(1) 邏輯調試內核。

ICON（集成控制器核）。

ILA（集成邏輯分析核）。

VIO（虛擬I/O 核）。

ATC2（安捷倫跟蹤核）。

(2) IBERT（誤比特率測試核）。

Virtex-4 FX 平臺的IBERT（誤比特率測試核）。

Virtex-5 LXT/SXT/FXT 平臺的IBERT（誤比特率測試核）。

Virtex-6 LXT/SXT 平臺的IBERT（誤比特率測試核）。

Spratn-6 LXT 平臺的IBERT（誤比特率測試核）。

(3) IBA（Integrated Bus Analyzer，集成總線分析核）。

IBA/OPB（集成總線/處理器外設總線核）。

IBA/PLB（集成總線/處理器本地總線核）。

圖9-3 常用ChipScope 的IP 核

一、 ICON 核

ICON 核具備與JTAG 邊界掃描端口通信的能力，因此ICON 核是ChipScope Pro 應用必不可少的關鍵核。一個ICON 核可以最多同時連接15 個ILA、IBA/OPB、IBA/PLB、VIO或者ATC2 核。在Virtex-4/5/6 和Spartan-6 芯片中，可以通過BSCAN_VIRTEX 原語來使用USER1、USER2、USER3 或者USER4 掃描鏈，且由于BSCAN_VIRTEX 原語實現了一條單獨的掃描鏈，因此就沒有必要導出未使用的用戶掃描鏈。在其余類型芯片中，只能使用USER1 或者USER2 掃描鏈。

二、 ILA 核

ILA 核提供觸發和跟蹤功能，根據用戶設置的觸發條件捕獲數據，然后在ICON 的控制下，通過邊界掃描端口將數據上傳到PC，最后在分析儀（Alalyzer）中顯示出信號波形。由于ILA 核和被監控的邏輯是同步的，因此設計中的所有時鐘約束會被應用到ILA 核。ILA包括下面3 個主要組件：

輸入、輸出觸發邏輯：輸入觸發邏輯用于檢測各種觸發條件；輸出觸發邏輯用于觸發外部測試設備以及其他邏輯。

數據捕獲邏輯：數據捕獲邏輯用于捕獲數據，并將所捕獲的數據存儲到芯片的BRAM 中。

控制和狀態邏輯：控制和狀態邏輯用于管理ILA 的各種操作。

三、 VIO 核

VIO（Virtual I/O）核是一個虛擬控制臺，用于實時監控和控制FPGA 內部邏輯信號，可以觀測FPGA 設計中任意模塊的輸出信號，也可以對這些模塊添加虛擬輸入，類似DIP開關、按鍵等，且不占用BRAM 資源。VIO 核面向模塊操作，支持下面4 類信號：

異步輸入信號：異步輸入信號，由JTAG 時鐘信號（TCK）鐘控，周期地讀入PC，結果顯示在ChipScope Pro 分析儀的用戶界面。

同步輸入信號：同步輸入信號，由設計中的時鐘鐘控，周期地讀入PC，結果顯示在ChipScope Pro 分析儀的用戶界面。

異步輸出信號 ：異步輸出信號，由用戶在ChipScope Pro 分析儀中定義，送至周圍的邏輯，輸出信號的邏輯“1/0”由用戶定義。

同步輸出信號：同步輸出信號，由用戶定義，與系統時鐘同步，輸出信號的邏輯“1/0”由用戶定義。

四、 ATC2 核

ATC2 核由Xilinx 和Aglient 合作開發，配合Aglient 的最新一代的邏輯分析儀使用。ATC2 內核結構框圖如圖9-4 所示，可以看成一個可配置的多路復用器，輸入為一些信號組，最大可以配置成64 個組。

圖9-4 ATC2 結構圖

Agilent 邏輯分析儀上運行一個FPGA 動態探測器的應用軟件，用它可以觀察從FPGA 輸出的信號。

ATC2 實現了FPGA 與Aglient 邏輯分析儀的聯合調試、捕獲數據，允許Aglient 邏輯分析儀訪問FPGA 內部任何節點，提供更深的捕獲深度，具有更復雜的觸發設置，并且支持網絡遠程調試，功能十分強大。與單獨使用ChipScope Pro 相比，減少了BRAM 的使用。

ATC2 與Anlient 邏輯分析儀連接，可以為每個信號提供2M 的捕獲深度，是ILA 的60倍。此外，最多允許在FPGA 內部添加64 個觀測信號組，和邏輯分析儀的連接路徑最多可達128 條。這非常有利于查找設計缺陷。

五、 IBERT 核

IBERT 核用于測量高速串行收發器多條通道上的誤碼率和實時調整高速串行收發器參數。BERT 核由三部分組成。

BERT 邏輯：BERT 邏輯例化RocketIO 收發器模塊，包含了模式產生器和檢測器。有多種模式可以選擇，包括簡單的時鐘模式、完全偽隨機二進制序列（PRBS）模式和幀計數模式。

動態重配臵端口（DRP）：每個Rocket I/O 收發器都有一個動態重配臵端口，因此，可以動態改變收發器屬性。

控制和狀態邏輯：管理IBERT 核。

六、 IBA/OPB核

在Xilinx的FPGA中可以嵌入軟核處理器MicroBlaze，在一些高端器件中還有IBM的硬核處理器核PowerPC，IBA/OPB核是專用于連接片上外設總線（OPB）的。IBA/OPB核主要包含四個部分：

協議沖突監測：監測和報告OPB總線沖突事件，最多32個。

輸入、輸出觸發邏輯。
觸發輸入邏輯監測OPB總線和其他用戶定義事件。
觸發輸出邏輯觸發外部測試設備和其他邏輯。

數據捕獲邏輯：用于捕獲數據，并將所捕獲的數據存儲到BRAM中。

控制和狀態邏輯：管理IBA/OPB核操作。

七、 IBA/PLB核

IBA/PLB核是專用于連接片上外設總線（PLB）的。IBA/PLB核主要包含三個部分：

輸入、輸出觸發邏輯。
觸發輸入邏輯監測OPB總線和其他用戶定義事件。
觸發輸出邏輯觸發外部測試設備和其他邏輯。

數據捕獲邏輯：用于捕獲數據，并將所捕獲的數據存儲到BRAM中。

控制和狀態邏輯：管理IBA/PLB核操作。
注意：IBA/PLB核只用于PLB v46之前的PLB版本。XPS工具在PLB v46中提供了一個IBA核
（chipscope_plbv46_iba），用于調試。