在今年11月中旬舉辦的“2016年超算大會上”，FPGA大廠Xilinx發布了可重配置加速棧（ReconfigurableAcceleration Stack）。配合可重構的FPGA，這個架構能解決可重構計算中的編程困難問題，并加速可重構計算生態的建設。

日前，Amazon云服務AWS更是基于Xilinx高端Ultrascale+ FPGA推出了使用在云端的FPGA解決方案。眾多巨頭的參與，讓誕生幾十年的可重構計算再度成為業界關注的焦點。但是你真的懂得可重構計算嗎？

可重構計算的起源

自從計算機誕生以來，科學家們就意識到計算機架構對于其處理能力有著至關重要的影響。事實上，從來不存在一種對所有運算任務都是最優解的計算機架構。這是因為計算機的運算單元由芯片構成，而在芯片的面積固定的情況下計算機架構就決定了如何分配芯片的資源。

舉例來說，機器學習應用（尤其是CNN）會比較注重并行運算，因此最適合的架構是能處理并行運算的多核架構，而每個核的運算能力并不需要特別強。另一方面，在一些科學及工業運算上，計算是無法并行執行的，于是最適合的架構是單核架構并把這個核做到非常強。

根據數據和指令的執行方式，60年代著名的計算機科學家Flynn提出了架構的分類方法，一共有單指令流單數據流（SISD），單指令流多數據流（SIMD），多指令流單數據流（MISD）以及多指令流多數據流（MIMD）四種。

?

正是由于對于不同的任務有最合適的架構，計算機科學家們開始構思如何使用一種靈活的架構解決這個問題。可重構運算（reconfigurable computing）從上世紀60年代由Gerald Estrin提出，到現在已經經歷了半個世紀。

在Estrin最初的設想中，可重構運算包括一個作為中央控制單元的標準CPU，以及眾多可重構的運算單元，這些可重構運算單元由中央CPU控制，在執行相應任務（如圖像處理，模式識別，科學運算等等）時配置成對應的最優架構（即硬件編程）。

在理論上這個構想非常成功：2001年，Reiner Hartenstein的論文中提到，即使可重構運算使用的運算單元（FPGA）時鐘頻率遠低于當時的CPU，但是可重構計算的綜合運算能力卻可以超越CPU數倍，而功耗也遠小于CPU。

?

可重構計算的例子（使用FPGA作為可重構計算單元）

然而，可重構運算在當時并沒有普及。從可重構運算提出直到二十一世紀初的40年正是摩爾定律的黃金時期，工藝一年半就更新一次，因此架構上更新帶來的性能增強可能還不如工藝更新來得強。

當時最流行的就是靠摩爾定律狂飆突進來實現處理器運算能力的進化，因此與舊架構相差很大的可重構運算并未得到重視：花五年時間研發的可重構計算芯片很可能性能還不及依靠摩爾定律提升性能的傳統架構CPU。

同時，由摩爾定律帶來的CPU性能增長完全可以滿足當時運算的需求。因此當時可重構運算還只是停留在學術圈子里的精致理論，業界推廣的動力并不大。

另一個可重構運算普及的障礙是使用難度。傳統CPU上編程使用抽象的高級語言（如C++，Java等等）描述，已經有成熟的體系。然而可重構計算需要的硬件編程通常使用硬件描述語言（Verilog，VHDL等等），對于程序員來說需要大量的時間才能掌握。

這樣的話可重構計算的生態就無法發展：門檻高意味著做的人少，做的人少意味著知名度低，相關項目數量少，這又導致了無法吸引到開發者參與項目。

異構計算與可重構計算

在今天，摩爾定律遇到了瓶頸，因此可重構計算普及的第一個障礙正在慢慢消失。摩爾定律的瓶頸第一來自于經濟學，第二來自于物理定律。從經濟學的角度，本來摩爾定律的目標就是通過工藝制程進步縮小特征尺寸讓相同功能的芯片需要的晶圓面積更小。工藝制程進步所需的研發成本和mask制作的NRE成本上升，而每塊芯片的制造成本下降

。在之前的幾十年里，工藝制程研發成本和mask制作的NRE成本上升平攤到每塊芯片中不會抵消太多芯片制造成本的下降，從而使用新工藝的芯片的總成本相對于舊工藝會下降。然而，在最新的工藝中，由于新工藝的mask NRE成本非常高，生產的芯片必須出貨量非常大才能保證攤薄NRE成本上升，這對于很多芯片設計公司來說風險很大。因此經濟學角度對于摩爾定律的驅動力大大下降了。