2 電路設計

　　圖2所示為兩片FPGA的供電電路，其中的一片TPS54610提供兩片FPGA的VCCINT電壓，另一片TPS54610給兩片FPGA的VCCAUX和VCCO供電。設計該電路時主要應考慮輸入輸出濾波、反饋電路以及開關頻率的選擇等方面。

　　2.1 輸入輸出濾波

　　電路的輸入為5V直源電源，輸入濾波電容C2(C3)為330μF，可減少輸入波紋電壓。輸入旁路電容C1(C4)為10μF，可有效地去除輸入電壓中的高頻分量，這幾個電容制版時都要盡可能靠近芯片。輸出濾波網絡由6.8μH的電感L1(L2)與22μF的電容C11(C22)和330μF的電容C12(C16)組成。

　　2.2 補償網絡

　　圖2中的R4、R5組成的分壓網絡使輸出的VCCINT電壓為1.5V，R12、R13組成的分壓網絡使輸出的VCCO電壓為3.3V。R4(R12)、R3(R11)、R6(R14)、C8(C20)、C17(C26)與C18(C19)形成了電路的環路補償網絡。這些元器件的選取方法很多，本設計中主要考慮其穩定性和較寬的帶寬。補償電路的設計首先應考慮補償誤差放大器的增益不被限制。其次，補償誤差放大器應將COMP引腳的波紋電壓降到100mV左右。另外，電路總的回路串擾頻率應小于開關頻率的1/8，同時相角裕量至少應為45°。通過圖中補償元件的參數設計可將總的回路響應串擾頻率范圍限制在10kHz～70kHz之間，相位裕量范圍設定在60°～90°之間，同時圖中各電阻的偏差應小于1%，電容偏差應小于10%。

　　2.3 開關頻率的選擇

　　TPS54610的開關頻率在280kHz～700kHz之間是可調節的。當SYNC引腳接地時，開關頻率為350kHz，當SYNC接輸入電源電壓時，開關頻率為550kHz。當RT和AGND之間接180kΩ～68kΩ的電阻時，可以在280kHz～700kHz之間調節開關頻率，其中電阻R的計算公式為 ，這時，SYNCH腳應斷開。開關頻率的選擇要考慮轉換效率和元件尺寸，較高的工作頻率允許使用較低數值的電感和電容，反之，則因減少了內部開關損失而提高效率，但需較大的電感和電容以降低輸出紋波。本設計將開關頻率選定為最高的700kHz，此時，通過計算可得R1為71.5kΩ。

　　偏置電容C6和C21采用1.0μF的陶瓷電容，連接到VBIAS腳和AGND腳之間，自舉電容C9和C25采用0.047μF的陶瓷電容，連接到BOOT腳和PH腳之間。2.4 軟啟動及系統使能

　　SS/ENA腳有兩個功能：一是作為使能信號控制芯片的關閉或啟動，啟動閾值電壓大約為1.2V。缺省時，芯片處于關閉狀態，直到SS/ENA的電壓超過閾值電壓時，芯片開始啟動。TPS54610內部慢啟動時間為3.35ms，反饋到誤差放大器的基準電壓在3.35ms內從0V線性上升到0.891V，同樣地，芯片的輸出電壓在3.35ms內上升到穩定值。

　　另一個功能是通過與AGND腳之間連接的一個小電容Css設置啟動時延td及軟啟動時間tss。其中，啟動時延td的大小與Css的大小是成比例的，即td=Css×1.2V/5μA，軟啟動時間即輸出電壓的上升時間tss的調整是通過公式 tss=Css×0.7V/5μA進行的。

　　因此，在為VCCINT供電的TPS54610芯片的SS/ENA腳外接一個0.056μF的電容C5，為VCCAUX和VCCO供電的TPS54610芯片的SS/ENA腳接0.33μF的C24后，外加5V電壓時，0.013ms后為VCCINT供電的TPS54610芯片開始啟動，經過0.0078ms后，輸出VCCINT穩定為1.5V。此時，PWRGD引腳輸出為高電平，為VCCAUX和VCCO供電的TPS54610芯片SS/ENA腳為高電平，0.079ms后該芯片開始啟動，經過0.046ms后，VCCAUX和VCCO的輸出達到穩定的3.3V。當VCCINT輸出的電壓低于1.35V(即正常值的90%)時，PWRGD腳輸出為低電平，使得為VCCAUX和VCCO供電的TPS54610芯片的SS/ENA腳為低電平，此時芯片關閉，VCCAUX和VCCO輸出為0。

　　3 PCB設計

　　該電路的PCB設計采用雙層板設計。首先進行整體布局，布局時要考慮PCB的形狀和尺寸。通常，電路板的最佳形狀為矩形，PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;而PCB尺寸過小時，散熱不好，且鄰近線條易受干擾。由于設計的PCB板上有由4片TPS54610 和2片TPS79425組成的兩個供電單元，根據芯片尺寸，本次設計的尺寸為149.8mm×70.47mm。

　　確定了PCB的尺寸后，先要確定特殊元件的位置，再根據電路的功能單元，對電路中的全部元器件進行布局。其中，需注意以下幾點：①易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離，熱敏元件應遠離發熱元件;②對于電位器、可調電感線圈、可變電容器、微動開關等可調元件應放在印制板上方便于調節的地方;③應留出印制板定位孔及固定支架所占用的位置。在本設計中，輸入的+5V電壓源插座位于板子的上方，輸出插座位于板子的左右兩側，兩個供電單元呈中心對稱分布，距離適當。布局時需要對所選用元件器及各種插座的規格、尺寸、面積等有完全的了解，對各部件的位置安排作合理、仔細考慮，主要應從電磁場兼容性、抗干擾、走線短、交叉少、電源和地的路徑及去耦等方面考慮。位于電路板邊緣的元器件與電路板邊緣距離一般不小于2mm。

　　圖3所示為TPS54610的PCB線路連接模型。可以看到，輸入電壓腳VIN都連在一起，通過輸入旁路電容C1與PGND(電源地)相連，C1為低等效串聯電阻陶瓷電容。為了減少噪聲的影響，PCB設計時C1、C2應盡可能靠近VIN和PGND腳。

　　TPS54610有兩個地，即電源地PGND和模擬地AGND。電源地連接嘈雜的功率信號，模擬地連接所有噪聲敏感信號。兩個地之間一旦注入噪聲就會降低TPS54610的性能，還會引起控制信號和偏置出現問題，尤其在高速電路中表現得尤為明顯。因此，通常將電源地與模擬地分開布線，并在一點上相連。用一個單獨的比較寬的導線作為模擬地，它連接頻率設置電阻R1，慢啟動電容C3和偏置電容C4的接地端，并與TPS54610的AGND腳相連。

　　為了解決TPS54610芯片的散熱問題，在其底面有一塊暴露的PowerPAD區(見圖3中的PowerPAD)，制作PCB板時應將它與頂層地相接并用過孔將頂層地與PCB的地相連。過孔還可以用在輸入和輸出濾波電容的接地端。直接連接到電源地上的器件只有輸入濾波電容和旁路電容、輸出濾波電容和PGND腳。

　　PH腳與輸出電感L1相連，由于連接電路是開關節點，所以L1要盡可能地靠近PH腳。另外，PH腳連接在一起的區域要盡可能小以防止過多的電容耦合。從圖中可以看到，PH腳通過C8連接到BOOT腳，布線時C8要盡可能靠近IC，使連線盡可能短。輸出濾波電容C9連接在VOUT和PGND間，其輸出端、L1的輸出端、PH腳和PGND腳之間組成的環路越小越好。

　　最后要進行布線和敷銅。敷銅時，輸入輸出信號線應盡量避免相鄰平行，最好加線間地線，以免發生反饋耦合;電源和地的導線應盡可能用寬線，印制導線的拐彎處一般取圓弧形;盡量避免使用大面積銅箔，必須用大面積銅箔時，最好用柵格狀。

　　根據上述原則設計出的電路經實際測試，電源各項指標均符合系統要求。其中，輸出的核心電壓VCCINT為1.5V，電流為6A;輔助電壓VCCAUX為3.3V，電流為250mA;輸出驅動電壓VCCO為3.3V，電流為5.75A。

　　FPGA供電模塊的設計，在選擇方案時，要綜合考慮系統要求、成本、效率、設計靈活性及封裝等眾多因素，做出全面的折衷考慮，既滿足設計要求，又降低設計復雜度和成本。