電子發(fā)燒友App
測(cè)試1：SFR可用性測(cè)試
簡(jiǎn)單的用邏輯模擬一個(gè)SFR可訪問的外部寄存器，該寄存器只使用低四位，對(duì)應(yīng)控制4個(gè)外部LED的亮暗。以此驗(yàn)證核外SFR的可用性。
對(duì)于8051硬核而言，如果開啟核外SFR功能，提供了如下接口（與前面給出的波形圖對(duì)應(yīng)）：
// External Special Function Registers interface
output［7:0］ sfrdatao; //8051寫數(shù)據(jù)
output ［6:0］ sfraddr; //8051訪問地址
input ［7:0］ sfrdatai; //8051讀數(shù)據(jù)
output sfrwe; //8051寫SFR使能信號(hào)，高電平有效
output sfroe; //8051讀SFR使能信號(hào)，高電平有效
SFR從機(jī)的邏輯接口代碼如下：
reg［3:0］ ledr; //LED指示燈對(duì)應(yīng)的SFR
always @（posedge clk_50m or negedge rst_n） begin
if（！rst_n） ledr 《= 4‘h0;
else if（sfrwe && （sfraddr == 7’h78）） ledr 《= sfrdatao［3:0］;
//8051往地址為0xf8的SFR寫數(shù)據(jù)，將數(shù)據(jù)鎖存到ledr寄存器中
end
assign {led3，led2，led1，led0} = ledr;
軟件編程時(shí)，需要在工程中做一個(gè)新的sfr定義：
//自定義SFR
sfr LED = 0xf8; //低4bit控制LED亮暗
編寫函數(shù)實(shí)現(xiàn)SFR控制的流水燈：
void main（void）
{
while（1）
{
LED = 0x1;
delay（500）;
LED = 0x2;
delay（500）;
LED = 0x4;
delay（500）;
LED = 0x8;
delay（500）;
}
}
實(shí)驗(yàn)結(jié)果證明功能可行，達(dá)到預(yù)期。這個(gè)SFR功能的使用還是蠻簡(jiǎn)單的。
為了驗(yàn)證寫功能，基本思路是想針對(duì)板載4個(gè)按鍵做一個(gè)SFR寄存器，專供8051內(nèi)核讀取當(dāng)前按鍵值，然后把該值分別賦給4個(gè)LED（在前面測(cè)試的基礎(chǔ)上執(zhí)行）。添加的邏輯代碼：
reg［3:0］ keyr;
always @（posedge clk_50m or negedge rst_n） begin
if（！rst_n） keyr 《= 4‘hz;
else if（sfroe && （sfraddr == 7’h79）） keyr 《= {key4，key3，key2，key1}; //8051從地址為0xf9的SFR讀出數(shù)據(jù)
else keyr 《= 4‘hz;
end
assign sfrdatai = keyr;
讀時(shí)序這個(gè)時(shí)鐘clkcpu應(yīng)該是8051工作的指令時(shí)鐘，即8051外部輸入時(shí)鐘的12分頻。這個(gè)時(shí)序圖好像不太準(zhǔn)確，實(shí)際讀或?qū)戇x通高脈沖不會(huì)保持一整個(gè)指令周期。特權(quán)同學(xué)測(cè)試下來發(fā)現(xiàn)用50MHz時(shí)鐘做從接口，早一個(gè)時(shí)鐘或是晚一個(gè)時(shí)鐘周期送數(shù)據(jù)都無法使8051讀走數(shù)據(jù)，只有上面給出的代碼下時(shí)鐘送數(shù)據(jù)才能正常保證8051鎖存數(shù)據(jù)。也就是說，數(shù)據(jù)必須在讀選通期間都保持穩(wěn)定，早一個(gè)時(shí)鐘周期撤銷或是晚一個(gè)時(shí)鐘周期撤銷都不行。因此，為了延長(zhǎng)數(shù)據(jù)有效長(zhǎng)度，改進(jìn)如下：
reg［3:0］ keyr;
reg keyrden;
always @（posedge clk_50m or negedge rst_n） begin
if（！rst_n） keyrden 《= 1’b0;
else if（sfroe && （sfraddr == 7‘h79）） keyrden 《= 1’b1;
else keyrden 《= 1‘b0;
end
always @（posedge clk_50m or negedge rst_n） begin
if（！rst_n） keyr 《= 4’hz;
else if（keyrden || （sfroe && （sfraddr == 7‘h79））） keyr 《= {key4，key3，key2，key1}; //8051從地址為0xf9的SFR讀出數(shù)據(jù)
else keyr 《= 4’hz;
end
assign sfrdatai = keyr;
軟件編程也很簡(jiǎn)單：
//自定義SFR
sfr LED = 0xf8; //低4bit控制LED亮暗
sfr KEY = 0xf9; //低4bit對(duì)應(yīng)當(dāng)前按鍵值
void main（void）
{
while（1）
{
LED = KEY;
}
}
測(cè)試2：SFR性能測(cè)試
與《國(guó)產(chǎn)FPGA試用手記二（51硬核性能測(cè)試）》做了類似的測(cè)試，驗(yàn)證LED寄存器拉高拉低的速度，和之前的結(jié)果一樣。也就是說，核外的SFR在不使用等待功能的情況下與核內(nèi)SFR的操作速度是一樣的。
測(cè)試3：SFR等待功能驗(yàn)證
在50MHz的clkcpu下，沒有等待時(shí)（即assign sfrack = 1‘b1;），不斷的對(duì)核外SFR寫使能情況可以得到如圖2所示的使能信號(hào)波形。兩次上升沿之間240ns即一個(gè)指令周期（12個(gè)50MHz時(shí)鐘周期），而讀使能信號(hào)有效高脈沖為160ns，即8個(gè)時(shí)鐘周期。
圖4
Datasheet中標(biāo)明的sfrack信號(hào)其實(shí)無法直接從例化的51硬核中找到接口，于是特權(quán)同學(xué)干脆直接生成的IP核例化文件中把它手動(dòng)引出來了，在自定義邏輯中對(duì)這個(gè)信號(hào)做了一些測(cè)試，也發(fā)現(xiàn)了該信號(hào)的使用方法。
代碼如下：
reg［7:0］ sfcnt; //延時(shí)等待計(jì)數(shù)器，以50MHz為時(shí)鐘單位計(jì)數(shù)
wire sfrack; //SFR 讀寫等待信號(hào)
always @（posedge clk_50m or negedge rst_n） begin
if（！rst_n） sfcnt 《= 8’d0;
else if（sfrwe） sfcnt 《= sfcnt+1‘b1;
else sfcnt 《= 8’d0;
end
assign sfrack = （sfcnt == 0） | （sfcnt 》 8‘d23）;
//等待n個(gè)指令周期，則sftcnt要大于（n*12-1）
該代碼實(shí)現(xiàn)在sfrwe即SFR寄存器寫選通信號(hào)到來后，用計(jì)數(shù)器sfcnt進(jìn)行計(jì)數(shù)，然后相應(yīng)的對(duì)需要延時(shí)等待的8051指令周期數(shù)通過控制sfrack為低電平實(shí)現(xiàn)。
分別設(shè)置了sfcnt》8’d16、sfcnt》8’d24、sfcnt》8’d23得到sfrwe的波形如圖5、圖6、圖7所示。
圖5
圖6
圖7
由此可見，這里延時(shí)等待的時(shí)間必須剛好是指令周期。即系統(tǒng)指令周期為20ns*12=240ns，那么我們外部計(jì)數(shù)周期也是20ns的情況下，一般取等待時(shí)鐘數(shù)為12的倍數(shù)即可。否則就會(huì)出現(xiàn)圖3和圖4的“毛刺”，其中原因不好妄下定論，恐怕和器件本身的內(nèi)部處理機(jī)制有關(guān)。
工商網(wǎng)監(jiān)
評(píng)論