但是沒有重大的系統重新設計，又該如何真正加速加密?

　　對于加密，高級加密標準 (AES) 是一個事實標準。

　　采用 AES 加密時，無法通過定義減少計算任務，從而使嵌入式系統很快達到性能極限。如圖 1 所示，其中顯示用Valgrind 分析工具、通過 SCP(SSH 會話)進行的文件傳輸的分析結果。此時AES 加密占用三分之二計算任務。

　　AES-128采用秘鑰和 128 位塊大小，使用許多并發 8 字節運算。AES 屬于分組密碼，基于按 4x4 字節陣列組織的固定分組大小運算。我們曾經采用 128位分組大小，它能抵擋所有已知攻擊，安全性甚至強于 192 位和 256 位版本。

　　采用 128 位 AES 時，執行加密與解密需要 12 個回合，每個回合需要幾步運算。第一項任務是通過所謂的密匙擴展過程從密鑰中算出回合金鑰。每個回合都采用純文本自身的回合密匙執行純文本的逐位異或運算。然后進行字節代替、行位移和列混合運算，并再次執行回合金鑰的異或運算。

　　最后一個回合稍有不同，因為其中省略了一些步驟。加密過程采用所謂的S 盒(其提供非線性)執行替代。我們可以把它安置到一個 16×16×8 位矩陣中，從而能夠適應常見的賽靈思 BRAM原語。多個 S 盒實例可以加速 IP 核并在適當的位置為內核提供所需數據，而無需等待對主存儲器的長時間總線存取。解密過程大同小異，其采用相同密鑰，但方向相反，并且使用不同 S 盒。

　　快 12 倍

　　在加密和解密中，大部分運算按行或列執行，剩下四項運算并行計算 —而硬件對此任務得心應手。這樣就能夠通過不同來源實現 AES 硬件的各個部分。為了加速系統，我們從龐大、快速增長的 OpenCores.org 資源庫獲取AES 內核。

　　我們刪除了原有的總線接口(因為它適用于另一種 FPGA 架構)，另外為APU 添加了一個接口，以便把 AES 內核作為 FCM 協處理器連接到 PowerPC上。我們共使用 8 個所謂的 UDI 指令在PowerPC 和 AES FCM 之間傳輸數據。工作結果非常令人滿意( 見圖2) 。硬件加速的系統比原實現快了12 倍。原來用以 300 MHz運行的獨立的 PowerPC 加密一個單塊需要 17.8微秒，而采用以 150 MHz 運行的 AESFCM 只需 1.5 微秒。如果只以升級到速度稍快的 CPU來加速運算，我們采用硬件加速后的 1.5 微秒速度表現超過基于 Intel Atom 1.6-GHz CPU 的純軟件實現(其需要 2.7 微秒)。上述結果證明了使用 FPGA 技術的硬件加速的卓越潛能。

?

　　圖 2 — 硬件加速系統(中間綠條)快于獨立的 PowerPC 或 Atom 處理器。