基于Altera FPGA的千兆以太網實現方案

基于Altera FPGA的千兆以太網實現方案

1 引言

　　在系統設備不斷向小型化、集成化、網絡化發(fā)展的今天，嵌入式開發(fā)成為新技術發(fā)展的最前沿，改變著系統的整體結構。FPGA由于其自身特點，成為嵌入式開發(fā)的最佳平臺。Altera公司結合其最新一代高端器件推出了全新的嵌入式開發(fā)系統，能夠實現軟核niosII 32位處理器為核心的嵌入式開發(fā)系統。

　　在CvcloneII中，A1tera集成了完整的千兆以太網硬核，硬核包括MAC模塊以及可選擇的物理層PCS模塊和PMA模塊，其中MAC模塊支持l0／100／1000 Mb/s。Altera的SOPCBuilder工具提供快速搭建SOPC系統的能力，這種架構可以包含一個或多個CPU，提供存儲器接口，外圍設備和系統互連邏輯的復雜系統。

　　2 千兆以太網技術簡介

　　以太網技術是當今應用廣泛的網絡技術，千兆以太網技術繼承了以往以太網技術的許多優(yōu)點，同時又具有諸多新特性，例如傳輸介質包括光纖和銅纜，使用8B/10B的編解碼方案，采用載波擴展和分組突發(fā)技術等。正是因為具有良好的繼承性和許多優(yōu)秀的新特性，千兆以太網已經成為目前局域網的主流解決方案。

　　千兆以太網利用原以太網標準所規(guī)定的全部技術規(guī)范，其中包括CSMA／CD協議、以太網幀、全雙工、流量控制以及IEEE 802．3標準中所定義的管理對象。千兆以太網的關鍵技術是千兆以太網的MAC層和以太網接口的實現。隨著多媒體應用的普及，干兆以太網必然得到廣泛應用。

　　3 Altera的千兆以太網解決方案

　　3．1 IP核的支持

　　Altera提供了可參數化的千兆以太網megac ore解決方案。該方案可在Altera的Arria GX，CycloneII，CycloneIII系列FPGA上工作，可配置使其包含MAC，PCS，PMA模塊中的一種或多種，配置選擇及相應的接口標準。

　　千兆以太網IP核的功能描述如下：

　　(1)支持IEEE 802.3標準。

　　(2)10/100/1 000 Mb，s以太網媒體訪問控制支持半雙工和全雙工工作模式。

　　(3)多通道MAC，支持最多24端口。

　　(4)以太網物理層編碼子層1000BASE一X／SGMII標準的自協商。

　　(5)接口使用方便。

　　對于千兆以太網控制器的實現，采用表第l行的配置。吉比特級以太網媒體控制器核(GEMAC)是針對1 Gb／s以太網媒體訪問控制器功能的可參數化的megacore解決方案。

　　3．2 基于FPGA的千兆以太網MAC控制器實現方案

　　3．2．1 整體設計方案

　　以太網控制器的FPGA設計工作包括以太網MAC子層的FPGA設計，MAC子層與上層協議的接口設計以及MAC與物理層(PHY)的GMII接口設計。該以太網控制器的總體結構設計框圖如圖1所示，整個系統分為MAC模塊，主機接口模塊和管理數據輸入輸出模塊。其中，MAC模塊主要執(zhí)行在全雙工模式下的流量控制，MAC幀實現發(fā)送和接收功能，其主要操作有MAC幀的封裝與解包以及錯誤檢測，直接提供了到外部物理層器件的并行數據接口，物理層處理直接利用商用千兆PHY器件，主要開發(fā)集中在MAC控制器的研究。

　　管理數據輸入輸出模塊提供了標準的IEEE802.3介質獨立接口，可用于連接以太網的鏈路層和物理層。主機接口則提供以太網控制器與上層協議(如TCP／IP協議)之間的接口，用于數據的發(fā)送、接收以及對控制器內各種寄存器的設置。

　3．2．2 接口描述

　　整個系統模塊間的接口連接如圖2所示。其中，PCS和PMA分別代表物理層的物理編碼子層和物理介質接入層。

　　(1)通過MII／GMII接口提供了與以太網物理層(PHY)設備的無縫連接。

　　(2)吉比特模式下支持RGMII接口。

　　(3)可選擇的管理數據輸入/輸出模塊為以太網PHY提供管理信息。

　　(4)為用戶提供基于Aalon—ST的8 bit／32 bit接口。

　　(5)可選擇的集成物理介質介入模塊。

　　3．2．3 千兆以太網IP核

　　Altera提供三態(tài)以太網MAC控制器IP核，可實現單條或多條吉比特以太網鏈路，通過交換機或路由器可與任意以太網端口相連。其配置界面如圖3所示。

　　整個配置界面可將IP核配置為所需模式并進行IP核參數設置，將IP核設置為千兆以太網MAC模塊，內部提供FI—FO模塊。可選的PCS模塊由PHY器件提供，這個界面分為4個配置頁面，描述如下：

Core Configuration：核配置選項，配置以太網功能模塊，是否包含PCS模塊、FIFO模塊，配置接口類型、端口數等；
MAC Options：MAC配置選項，配置MAC模塊功能；
FIFO Options：FIFO存儲器選項，可設置FlFO存儲器類型以及存儲器數據長度；
PCS／SGMII Options：物理介質接入層模塊配置頁面，配置物理層。
　　相應的接口信號包括：控制接口信號，復位信號，MAC系統端信號(包括接收接口信號和發(fā)送接口信號)，MAC以太網端信號(包括GMII模塊信號和PHY管理接口信號)。

　　表1中描述了MAC以太網端GMII模塊信號、接口信號，其余信號參考千兆以太網用戶手冊。GMII模塊的接收信號一般直接連到PHY器件，負責與PHY器件的數據交互，其信號與PHY器件接口一一對應，如表1所列。

　4 物理層(PHY)器件

　　Ahera公司的千兆以太網MAC核默認支持的物理層器件有支持10/100 Mb／s的National DP83848C，支持10／100／1 000 Mb／s的National DP83865，Marveil 88E1145以及支持雙物理層和10／100／l 000 Mb／s的Marvell 88E1111。在此，選擇National DP83865為PHY器件。

　　MAC核與吉比特PHY器件通過GMII接口的連接如圖4所示。

　　DP83865是National Semiconductor公司的全特性物理層收發(fā)器，集成了PMD子層以支持10BASE-T，100BASE-TX和1000BASE-T以太網協議，具有超低功耗，3.3V或2.5VMAC接口。

　　5 開發(fā)環(huán)境

　　利用Ahera強大的SOPC Builder系統開發(fā)工具和Quar-tusII軟件設計，基于QuartusII和niosII的SOPC設計流程如圖5所示，SOPC開發(fā)流程比FPGA的開發(fā)流程(細線框)多增加處理器及其外設接口的定制步驟和軟件開發(fā)步驟(粗線框)。這些新增加的步驟在SOPC Builder，niosII IDE工具的協助下能夠輕松完成。