?

摘要：LonWorks技術(shù)的應(yīng)用使得在系統(tǒng)編程的內(nèi)涵得以更充分的體現(xiàn)。本文在概要介紹ISP以及LonWorks技術(shù)的基礎(chǔ)上，詳細(xì)說(shuō)明采用基于Neuron芯片的控制節(jié)點(diǎn)實(shí)現(xiàn)對(duì)CPLD進(jìn)行在系統(tǒng)編程的具體方法。

關(guān)鍵詞：Neuron 控制節(jié)點(diǎn) 在系統(tǒng)編程（ISP） CPLD

引言

在系統(tǒng)編程ISP（In System Programming）是指在用戶設(shè)計(jì)的目標(biāo)系統(tǒng)或印刷電路板上為重新配置邏輯，或?qū)崿F(xiàn)新的功能而對(duì)器件進(jìn)行編程或反復(fù)編程。隨著EDA工具的普及和ISP器件的日益成熟，ISP技術(shù)也得到了越來(lái)越廣泛的應(yīng)用。ISP技術(shù)的應(yīng)用使得硬件設(shè)計(jì)軟件化，其顯著優(yōu)勢(shì)體現(xiàn)在：簡(jiǎn)化生產(chǎn)流程；利用同一硬件結(jié)構(gòu)實(shí)現(xiàn)多種系統(tǒng)功能，使之成多功能硬件；在不特殊電路板資源的情況下進(jìn)行電路板級(jí)測(cè)試；邊界掃描測(cè)試；通過(guò)Modem和ISP編程接口實(shí)現(xiàn)對(duì)系統(tǒng)的遠(yuǎn)程維護(hù)和升級(jí)。

對(duì)ISP器件的編程可通過(guò)PC機(jī)進(jìn)行，利用1條編程電路（或稱(chēng)下載電纜）將準(zhǔn)確定時(shí)的編程信號(hào)提供給該器件。但是，這種方法不能使各種器件的數(shù)據(jù)下載脫離EDA工具獨(dú)立進(jìn)行，真正意義上的在系統(tǒng)可編程難以實(shí)現(xiàn)。對(duì)于ISP器件的編程也可以通過(guò)微處理器的控制程序?qū)崿F(xiàn)，這就為基于Neuron芯片的LON網(wǎng)絡(luò)節(jié)點(diǎn)提供了應(yīng)用空間。

Lon(Local Operating Networks)總線是美國(guó)Echelon公司1991年推出的局部操作網(wǎng)絡(luò)，目前已廣泛應(yīng)用于測(cè)控網(wǎng)絡(luò)中。LonWorks現(xiàn)場(chǎng)總線技術(shù)在控制系統(tǒng)引入了網(wǎng)絡(luò)的概念。在該技術(shù)的基礎(chǔ)上，可以方便地實(shí)現(xiàn)分布式的網(wǎng)絡(luò)控制系統(tǒng)，并使得控制系統(tǒng)更高效、更靈活、更易于維護(hù)和擴(kuò)展。利用分布的智能控制節(jié)點(diǎn)進(jìn)行在系統(tǒng)編程無(wú)需編程電纜，而且能夠充分地利用系統(tǒng)資源，簡(jiǎn)化編程操作，大大拓展了在系統(tǒng)編程技術(shù)的應(yīng)用范圍。

1 基于Neuron芯片的控制節(jié)點(diǎn)

1.1 Neuron芯片簡(jiǎn)介

Neuron芯片的LonWorks節(jié)點(diǎn)的核心部分，它既能管理通道，同時(shí)具有輸入/輸出以及控制等能力。該芯片主要包括Neuron 3120和3150兩大系列。二者的區(qū)別是3150芯片中無(wú)部ROM，但擁有訪問(wèn)外部存儲(chǔ)器的接口，尋址空間可達(dá)64KB，可用于開(kāi)發(fā)更為復(fù)雜的應(yīng)用系統(tǒng)，Noeuron芯片內(nèi)部固化了完整的LonTalk通信協(xié)議，確保節(jié)點(diǎn)間的可靠通信和互操作。芯片內(nèi)部有3個(gè)8位CPU協(xié)調(diào)工作，實(shí)現(xiàn)Lon節(jié)點(diǎn)的通信和控制功能；11個(gè)編程I/O口；5個(gè)網(wǎng)絡(luò)通信端口提供3種工作方式；單端方式、差分方式和專(zhuān)用方式。

1.2 控制節(jié)點(diǎn)的硬件結(jié)構(gòu)

Lon網(wǎng)絡(luò)節(jié)點(diǎn)有2種類(lèi)型：基于Neuron芯片的節(jié)點(diǎn)（Neuron芯片是唯一的處理器）和基于主機(jī)的節(jié)點(diǎn)（主處理器可以是微控制器、PC機(jī)等）。一個(gè)典型的現(xiàn)場(chǎng)總線控制節(jié)點(diǎn)的基本結(jié)構(gòu)如圖1所示，主要包含以下幾個(gè)部分功能塊；應(yīng)用CPU、I/O處理單元、通信處理器、收發(fā)器和電源。無(wú)論哪種類(lèi)型的節(jié)點(diǎn)都有1片Neuron芯片用于通信和/或控制、1個(gè)I/O接口用于連接1個(gè)或多個(gè)I/O設(shè)備，另外還有1個(gè)收發(fā)器負(fù)責(zé)將節(jié)點(diǎn)連接上網(wǎng)。

本設(shè)計(jì)中控制節(jié)點(diǎn)的基本結(jié)構(gòu)如圖2所法。該節(jié)點(diǎn)主要包括Neuron芯片、128KB Flash存儲(chǔ)器、10MHz晶振、FTT-10A收發(fā)器以及I/O接口、驅(qū)動(dòng)、CPLD。Neuron芯片外部擴(kuò)展了Flash存儲(chǔ)器，用于存儲(chǔ)固件和用戶應(yīng)用程序。其中固件通過(guò)編程器下載，而應(yīng)用程序的下載可以使用編程器，還可以使用網(wǎng)絡(luò)管理工具經(jīng)Lon網(wǎng)絡(luò)下載，這樣，CPLD的重新配置就能夠通過(guò)Lon網(wǎng)絡(luò)方便快捷地進(jìn)行。5根在系統(tǒng)編程控制的ispEN、MODE、SDI、SCLK以太SDO占用Neuron芯片的5個(gè)I/O口。Neuron芯片I/O口本身的驅(qū)動(dòng)能力是不夠的，需要使用74HC367或74HC244增強(qiáng)信號(hào)驅(qū)動(dòng)能力，并使用適當(dāng)?shù)淖枞菥W(wǎng)絡(luò)給信號(hào)線濾波，增強(qiáng)抗干擾能力。

2 在系統(tǒng)編程的軟件實(shí)現(xiàn)

2.1 以Lattic公司的ispLSI這種CPLD器件為例，器件內(nèi)需要編程的E2COMS單元陣列如圖2所示。

E2COMS元件按行和列排成陣列。地址移位寄存器指明當(dāng)前的編程行數(shù)，而數(shù)據(jù)移位寄存器裝載將要寫(xiě)入該行的數(shù)據(jù)。數(shù)據(jù)移位寄存器分為低段數(shù)據(jù)寄存器高段數(shù)據(jù)寄存器，低段與高段的數(shù)據(jù)分別裝入。編程時(shí)先將欲寫(xiě)放某行的數(shù)據(jù)串行移入數(shù)據(jù)移位寄存器，并將地址移位寄存器中與該行對(duì)應(yīng)的位置置1（其余位置置0），讓該行被選中，在編程脈沖的作用下將水平移位寄存器中數(shù)據(jù)寫(xiě)入該行。然后將地址移位寄存器移動(dòng)1位，使陣列的下行被選中并將水平寄存器中裝入下一行的編程數(shù)據(jù)，依此類(lèi)推。

JEDEC（熔絲圖）文件是電子器件工程聯(lián)合會(huì)所制定的文件器件編程信息的標(biāo)準(zhǔn)格式計(jì)算機(jī)文件，編程信息用ASCII碼表示。Lattice公司定義了一種專(zhuān)用用于ISP操作的數(shù)據(jù)格式，即ISP數(shù)據(jù)流文件（ispSTREAM），原來(lái)的一個(gè)ASCII碼只用1bit表示，大大減小了數(shù)據(jù)文件的存儲(chǔ)空間。因此，執(zhí)行在系統(tǒng)編程之前，首先使用ispCODE軟件來(lái)實(shí)現(xiàn)這一數(shù)據(jù)轉(zhuǎn)換，形成易于與Neuron C語(yǔ)言源代碼相融合的ispSTREAM文件。

2.2 Neuron C編程語(yǔ)言

Neuron C是專(zhuān)門(mén)為Neuron芯片設(shè)計(jì)的編程語(yǔ)言，它從ANSI C中派生出來(lái)的，并進(jìn)一步擴(kuò)展了用以支持由Neuron芯片中的固件提供的各種運(yùn)行特性。Neuron C語(yǔ)言編程效率高，可讀性強(qiáng)。該語(yǔ)言加入通信、事件調(diào)度、分布數(shù)據(jù)對(duì)象和I/O功能，是開(kāi)發(fā)LonWorks應(yīng)用的有力工具。

為實(shí)現(xiàn)Neruon芯片與I/O設(shè)備之間的通信，Neuron芯片的11個(gè)I/O引腳可定義為34種I/O對(duì)象，用戶可根據(jù)實(shí)際應(yīng)用的需要合理選擇在應(yīng)用程序中定義不同的I/O對(duì)象，然后用io_in()或io_out()等函數(shù)實(shí)現(xiàn)對(duì)I/O對(duì)象的數(shù)據(jù)讀寫(xiě)操作，即實(shí)現(xiàn)Neuron芯片與I/O設(shè)備之間的通信。在本設(shè)計(jì)中，用作編程信號(hào)的I/O口定義為“直接I/O對(duì)象”中的“比特I/O對(duì)象”。比特輸入是以TTL電平兼容的邏輯信號(hào)，輸出是CMOS電平，可以驅(qū)動(dòng)外接的與CMOS以及TTL兼容的邏輯電路。

2.3 軟件實(shí)現(xiàn)

根據(jù)CPLD器件的內(nèi)部結(jié)構(gòu)及其在系統(tǒng)編程原理，控制程序的任務(wù)是從存儲(chǔ)器中讀出熔絲圖數(shù)據(jù)據(jù)，然后將其轉(zhuǎn)換為串行數(shù)據(jù)流，寫(xiě)入CPLD中。編程的過(guò)程由5個(gè)編程信號(hào)控制，它們由事先定義好的I/O口產(chǎn)生，然后編制讀寫(xiě)這些I/O口的程序。ISP編程過(guò)程就是軟件對(duì)這些口讀寫(xiě)的過(guò)程。編程的關(guān)鍵在于提供準(zhǔn)確定時(shí)的ISP編程信號(hào)，必須保證各ISP編程信號(hào)之間的時(shí)序關(guān)系。

Neuron C程序總體結(jié)構(gòu)如圖4所示。Neuron C源程序首先定義變量、函數(shù)以及I/O口的使用情況，然后編寫(xiě)when()語(yǔ)句調(diào)度程序。當(dāng)需要執(zhí)行ISP操作時(shí)，調(diào)用相關(guān)程序。圖4中，ispSTREAM文件頭包括CPLD器件類(lèi)型、CPLD器件塊擦除和行編程的脈沖寬度等參數(shù)。

Neuron C關(guān)鍵字允許直接將部分應(yīng)用代碼加到指定的存儲(chǔ)段。本設(shè)計(jì)中用far關(guān)鍵字將ispSTREAM文件存儲(chǔ)在RAMFAR區(qū)域。此外，在編程軟件執(zhí)行期間，由于指令的執(zhí)行時(shí)間相對(duì)較長(zhǎng)，大多數(shù)硬件定時(shí)要求（通常較短）都有自動(dòng)地得到滿足。但編程脈沖總體擦除脈沖卻分別長(zhǎng)達(dá)40ms和200ms，而板上沒(méi)有硬件定時(shí)器，只要靠軟件延時(shí)來(lái)實(shí)現(xiàn)。

在NodeBuilder開(kāi)發(fā)環(huán)境下，執(zhí)行build命令后，將工作目錄下的devicename.NEI文件輸出，裝載到編程器中，編程器將應(yīng)用程序和固件下載到Flash存儲(chǔ)器中。

結(jié)束語(yǔ)

實(shí)際運(yùn)行證明，通過(guò)Neuron芯片對(duì)CPLD進(jìn)行ISP操作之后，CPLD實(shí)現(xiàn)了預(yù)定的功能。

目前，Lon網(wǎng)絡(luò)控制技術(shù)在航空/航天、樓宇控制、運(yùn)輸設(shè)備等多種領(lǐng)域的應(yīng)用日益成熟，而且由于該技術(shù)具有高性能、低成本的網(wǎng)絡(luò)接口產(chǎn)品，并且易于開(kāi)發(fā)低成本的網(wǎng)關(guān)，實(shí)現(xiàn)Lon網(wǎng)與以太網(wǎng)有機(jī)的結(jié)合。因此，在本實(shí)驗(yàn)的基礎(chǔ)上，可以嘗試由主機(jī)通過(guò)遠(yuǎn)程服務(wù)將ISP器件的編程數(shù)據(jù)文件下載到Lon網(wǎng)的節(jié)點(diǎn)中，并由底層的現(xiàn)場(chǎng)設(shè)備執(zhí)行在系統(tǒng)編程操作。這樣，在系統(tǒng)編程技術(shù)的內(nèi)涵及其優(yōu)越性得以充分的體現(xiàn)，同時(shí)該技術(shù)的應(yīng)用空間向系統(tǒng)的底層和遠(yuǎn)程擴(kuò)展，真正的在系統(tǒng)可編程時(shí)代已經(jīng)到來(lái)。