同樣是大小核，英特爾、AMD和Arm玩法有何不同？

AMD 第四代EPYC 97×4系列使用 L3 緩存容量減半的 Zen 4c「小核」，近期也陸續傳出 AMD 將在 Ryzen 7040U 處理器后期型號，采用混合 Zen 4 和 Zen 4c 的大小核組態，而 AMD Zen 5 世代將延續這種模式。那同樣是大小核，英特爾、AMD和Arm玩法究竟有哪些不同之處？ 1. 英特爾大核（P-Core）和小核（E-Core）屬不同體系，前者起于 Core，后者源于 Atom，后來因 AVX-512 指令集問世，追求節能的小核就無福消受會激增晶面面積和耗電量的怪獸。

▲ 可處理 512 位寬度數據的 AVX-512 指令集變成英特爾的燙手山竽。所以即使英特爾小核從 Alderlake 搭載的 Gracemont 效能有重大突破，相同功耗時，單核單線程性能比 Skylake 高 40%，相同性能時功耗降低超過 40%，四核 Gracemont 對上雙核 Skylake 時，領先幅度更拉到 80%，但 Gracemont（Alderlake、Raptor Lake）和后繼 Crestmont（Meteor Lake、Sierra Forest）還是只有AVX2，讓大核不得不關閉AVX-512指令集，以維持大小核的軟件兼容性。很諷刺的是，英特爾就這樣平白把AVX-512優勢送給AMD，商業蒙受重大損失后才匆忙想亡羊補牢。

▲ 英特爾 Alderlake 的 E-Core 有巨大效能突破，但還是無法彌補缺乏 AVX-512 的缺點。英特爾補洞方法是另外定義AVX10指令集，讓大小核可同時執行「256位化」的AVX-512變種，順便統一混亂不堪的歷代版本。但要等到新型小核問世，還需要好一段時間。為何英特爾不在小核仿照AMD的數據路徑砍半偷吃步方法，這就真的讓筆者摸不著頭緒了。

▲ 英特爾并非一次升級AVX-512至AVX10，而是拆成過渡期AVX10.1和完全體AVX10.2，追求「大核P-Core與小核E-Core」共同勝利，不讓自己創造的AVX-512反過來變成AMD的致命武器。 2. AMD 方法就比較直截了當：讓每個核心分到的 L3 緩存容量砍半，調低時脈，其余完全相同。AMD好處在不會有軟件兼容性和性能調校問題（無論Zen 4還是Zen 4c都基于相同微架構，也都有AVX-512和BF16），且節省研發成本，缺點是能縮小幅度和可削減功耗很有限。以臺積電5納米制程Zen 4c為例，縮減面積也只有35%，4納米還得再觀察，或許AMD還握有不為人知的怪招。