ARM的MMU主要實現(xiàn)什么功能？協(xié)處理器cp15主要主要實現(xiàn)何功能？簡述MMU使能時存儲訪問過程
2021-03-16 07:57:10
有了解AM335x的協(xié)處理器來做IO控制的嗎？ 我目前看資料就只了解有PRU-ICSS這個協(xié)處理器，看了TI的一些維基百科的一些資料，知道要操作協(xié)處理器，必選要linux的SDK支持PRU，然后具體的就不知道怎么做了？
2018-11-29 16:52:29
ARM處理器狀態(tài)ARM微處理器的工作狀態(tài)一般有兩種，并可在兩種狀態(tài)之間切換：第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的字對齊的ARM指令；第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊
2011-01-27 11:13:20
ARM處理器狀態(tài)ARM微處理器的工作狀態(tài)一般有兩種，并可在兩種狀態(tài)之間切換：第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的字對齊的ARM指令；第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊
2011-01-27 14:19:05
ARM處理器模式和ARM處理器狀態(tài)有何區(qū)別？
2022-11-01 15:15:13
中歷史悠久，獲得了不少的成功，可目前Android的采用率在三者中最低。總之，ARM現(xiàn)在是贏家而Intel是ARM的最強對手。那么ARM處理器和Intel處理器到底有何區(qū)別？為什么ARM如此受歡迎？你的智能手機或平板電腦用的是什么處理器到底重要不重要？
2019-10-14 07:50:18
cpu的架構有哪幾種？ARM和Intel處理器有哪些區(qū)別？
2021-10-22 07:43:53
本帖最后由 qzq378271387 于 2012-8-15 16:56 編輯
Altera的DSP_Builder現(xiàn)支持FPGA協(xié)處理器
2012-08-15 16:37:33
誰能向我解釋 BlueNRG-2 SoC 和 BlueNRG-2N 協(xié)處理器之間的區(qū)別？
2022-12-09 07:34:29
有誰來闡述一下FPGA協(xié)處理的優(yōu)勢有哪些？如何去使用FPGA協(xié)處理？怎樣借助FPGA協(xié)處理去提升性能？怎樣借助FPGA嵌入式處理去降低成本？從C程序到系統(tǒng)門指的是什么？采用FPGA協(xié)處理的障礙是什么？
2021-04-14 06:07:36
傳統(tǒng)的、基于通用DSP處理器并運行由C語言開發(fā)的算法的高性能DSP平臺，正在朝著使用FPGA預處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠為產(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。
2011-09-29 16:28:38
我們正在開發(fā)一個應用程序，以使用 STM32H745 和 FOC 算法以及旋變傳感器來驅動雙 PMSM 電機。內(nèi)部電流環(huán)以 10 kHz 執(zhí)行，PWM 載波頻率設置為 20 kHz。僅以 30% 的吞吐量余量在 M7 上運行整個應用程序代碼是否可行？MC_SDK需要使用M4協(xié)處理器嗎？
2023-01-29 08:49:24
MPC5744P的內(nèi)部協(xié)處理器FPU是默認開啟的嗎？需不需要通過設置某些寄存器開啟相應的硬件浮點運算功能，該怎么做？通過閱讀datasheet發(fā)現(xiàn)寄存器MSR有相應的功能位，但是在S32中沒有找到寄存器。
2018-10-19 22:59:49
NICE協(xié)處理器最多可以處理多少個周期再抬高nice_rsp_valid啊？
2023-08-16 07:56:35
賽普拉斯的 PSoC? 模擬協(xié)處理器是可編程模擬協(xié)處理器的可擴展和可重配置的平臺架構；它能夠簡化帶有多個傳感器的嵌入式系統(tǒng)的設計。 PSoC 模擬協(xié)處理器設備集成了 PSoC 的靈活模擬前端
2020-09-01 16:50:45
我有興趣在深度睡眠時使用 risc-v 協(xié)處理器通過 i2c 獲取傳感器讀數(shù)，大概每 10 分鐘左右一次。我有興趣通過不喚醒 esp 來讀取傳感器來潛在地節(jié)省電量。我被推遲在基于堆棧的協(xié)處理器上執(zhí)行
2023-03-02 09:03:59
XMC1300的MATH協(xié)處理器 1XMC1300芯片帶有一個MATH協(xié)處理器，它包含以下兩個子模塊除法器Cordic協(xié)處理器 2 除法器特性可做32位/32位，32位/16位，16位/16位除法
2018-12-11 10:57:03
呵呵，s3c2410...在vivi中的s3c2410.h文件中設置時鐘時 有這么一段mrc p15,0,r1,c1,c0,0orr r1,r1,#0xc0000000;mcr p15,0,r1,c1,c0,0這段的每句 的意思是什么？為什么要用到些處理器指令？協(xié)處理器指令的作用是干什么？
2019-02-25 12:34:48
A、芯片：DSP6670
B、硬件環(huán)境：TMDXEVM6670L開發(fā)板，仿真器是560v2?
C、軟件環(huán)境：CCS 5.3
D、調(diào)試目標：BCP協(xié)處理器，無線電標準為 WiMAX?
在 ENC 子模
2018-06-21 12:21:49
戶創(chuàng)建的協(xié)處理器可以對指令做出應答并執(zhí)行指令。一個或者兩個操作數(shù)被傳遞到協(xié)處理器，并返回一個結果或狀態(tài)。APU接口還支持用一個指令發(fā)送一個數(shù)據(jù)單元。數(shù)據(jù)單元的大小范圍從一個字節(jié)到4個32位的字。[/url
2015-02-02 14:18:19
代碼加速和代碼轉換到硬件協(xié)處理器的方法如何采用FPGA協(xié)處理器實現(xiàn)算法加速？
2021-04-13 06:39:25
舉例說明FPGA作為協(xié)處理器在實時系統(tǒng)中有哪些應用？FPGA用于協(xié)處理器有什么結構特點和設計原則？
2021-04-08 06:48:20
戶模式進入系統(tǒng)模式。ARM 處理器是一個綜合體，ARM 公司自身并不制造微處理器。它們是由 ARM 的合作 伙伴（Intel 或 LSI）制造。ARM 還允許將其處理器通過協(xié)處理器接口進行緊耦合。它還
2019-09-24 17:47:38
先理清楚一些概念，然后我們再說下區(qū)別。什么是處理器？常常說的處理器，指的是CPU，擅長做計算，一般主頻用Ghz來計算，因為頻率很高，適合跑系統(tǒng)，比如Linux。市面上常用的處理器有Intel AMD
2021-11-24 07:05:38
傳統(tǒng)基于微控制器的嵌入式應用常常面臨新的挑戰(zhàn)，一方面控制器的信息處理能力有限，難以滿足大量數(shù)據(jù)運算任務的需求，增加DSP協(xié)處理器成為很多方案的不得已選擇。而另一方面，盡管當前DSP處理器通常都具有
2019-08-02 07:25:28
1、對于代碼：MCR p14,1，r7，c7，c12,6是將寄存器r7中的值傳送到協(xié)處理器p14的寄存器c7中，請問我該怎么理解c12的作用，操作數(shù)1和6又是代表什么操作？2、對于代碼：MRC
2012-03-19 15:33:54
一、ARM中對于存儲管理的協(xié)處理器CP15CP15可以包含16個32bit的寄存器，分別標記為0～15。但是對于同一個寄存器的物理寄存器可能會對應多個。實際上對于CP15的訪問的指令相當簡單，只有
2022-05-17 14:19:33
，所屬USB始終被劃入dialout組，進而造成在make upload 時無法找到相應設備。 如何解決？
2。關于協(xié)處理器nice接口，現(xiàn)在已經(jīng)有了一個硬件功能模塊，但是不知道如何通過nice接口進行
2023-08-16 08:05:13
問題一：在vivado中編寫約束文件時，由于nice接口的指令是由CPU、協(xié)處理器和內(nèi)存互相發(fā)送的，因此是否只需要約束clk和復位信號即可？
問題二：從軟件示例程序中可知，數(shù)據(jù)是由軟件輸入的，那
2023-08-16 07:24:08
具有Cortex-M0協(xié)處理器，HS USB等的Cortex-M4 MCU
2022-12-06 06:23:27
在vivado中對示例代碼進行仿真，可是協(xié)處理器的nice_req_valid等信號一直是0，請問是什么原因？
2023-08-11 06:37:44
BlueNRG-2 的 BlueNRG-M2SP）嗎？BlueNRG-2 是否預裝了圖像以用作網(wǎng)絡協(xié)處理器？主要應用程序 HCI API 與不同版本的 BlueNRG-2 協(xié)處理器映像之間是否存在兼容性問題？在哪里可以找到有關 BlueNRG-2 協(xié)處理器固件版本之間差異的文檔？
2023-01-06 08:45:10
MIKROE-2760，安全2 CLICK板帶有ATAES132A，這是一種加密協(xié)處理器，具有基于硬件的安全密鑰存儲。咔嗒聲設計為在3.3V或5V電源下運行。安全2點擊通過SPI和I2C接口與目標
2019-04-10 09:46:30
要跟上日益提高的性能需求，還得注意保持成本低廉有效利用基于串行RapidIO的FPGA作為DSP協(xié)處理器就能達到這些目的。那么，我們該怎么做呢？
2019-08-07 06:47:06
按照這句話的意思，協(xié)處理器拓展指令只能實現(xiàn)讀寫操作嗎，官方的案例貌似也只是讀寫指令。那如何用協(xié)處理器拓展指令實現(xiàn)更高級運算呢，用內(nèi)聯(lián)匯編嗎
2023-08-16 07:41:54
本文講述汽車娛樂系統(tǒng)的需求，討論主流系統(tǒng)構架，以及FPGA協(xié)處理器是如何集成到軟硬件體系中，以滿足高性能處理、靈活性和降低成本的要求。
2021-04-30 07:21:43
若不按照官方文檔中的NICE核指令格式自定義指令，主處理器會如何處理該指令？主處理器正常派發(fā)該指令給協(xié)處理器，報錯或者卡死或者忽略？
2023-08-17 06:41:43
16個，其大小不限于32位，可以是任何合理的位數(shù)。協(xié)處理器使用Load/Store體系結構，有對內(nèi)部寄存器操作的命令，有從寄存器讀取數(shù)據(jù)裝入寄存器和將寄存器數(shù)據(jù)存入存儲器的指令，以及與ARM寄存器傳送
2022-04-24 09:36:47
概述：帶EEPROM的SHA-1協(xié)處理器DS2460是ISO/IEC 10118-3安全散列算法(SHA-1)的硬件實施方案，無需開發(fā)執(zhí)行復雜SHA計算的軟件，即可鑒別SHA器件以及驗證數(shù)字簽名服務數(shù)據(jù)的有效性。
2021-04-20 07:18:42
`微機原理--數(shù)學協(xié)處理器[hide][/hide]`
2017-04-30 21:19:48
你好，我使用CY7C6300 USB控制器的協(xié)處理器模式。我有一個PCB與MC9S12XDP512微控制器連接到這個芯片，我不使用RTO。任何人可以建議如何處理它。是否需要在CY7C6300控制器中
2019-04-24 14:11:16
協(xié)處理器進行gpio操作，執(zhí)行完成后 ULP RISC-V 協(xié)處理器退出，等待下一個ULP喚醒周期。可當在主MCU程序中使能 esp_sleep_enable_ulp_wakeup() 函數(shù)后，每當
2023-02-09 06:52:26
指令操作的協(xié)處理器名.標準名為pn,n,為0~15 opcode1協(xié)處理器的特定操作碼. 對于CP15寄存器來說，opcode1永遠為0，不為0時，操作結果不可預知CRd 作為目標寄存器的協(xié)處理器
2017-01-12 21:10:30
大家好，在PoSoC4200模擬協(xié)處理器CY8C4A45 PVI-48 1中，我不能用DIEOTEMP測量CIP的溫度。轉換器返回值440 @ 27°C，但“TEMP
2018-09-12 11:25:16
我想在我的Realsense D415模塊中使用英特爾實感D4視覺處理器作為協(xié)處理器。那就是我有一對從一對相機中捕獲的立體聲圖像（我之前使用Opencv和2個相機系統(tǒng)的棋盤進行了校準）。是否可以將
2018-11-14 11:44:15
當今的設計工程師受到面積、功率和成本的約束，不能采用GHz級的計算機實現(xiàn)嵌入式設計。在嵌入式系統(tǒng)中，通常是由相對數(shù)量較少的算法決定最大的運算需求。使用設計自動化工具可以將這些算法快速轉換到硬件協(xié)處理器中。然后，協(xié)處理器可以有效地連接到處理器，產(chǎn)生“GHz”級的性能。
2019-09-03 06:26:27
mrc p15,0,r1,c1,c0,0s3c2410芯片手冊上只是說這個指令是把p15協(xié)處理器中c1和c0寄存器里面的值傳給r1.但是協(xié)處理器的結構是什么樣的？c1和c0兩個寄存器里的值怎么存到
2015-01-23 14:05:28
你好，學習達芬奇系列的產(chǎn)品有一段時間了，對一些概念不是很清楚，想咨詢下大家。1、視頻解碼器是指TVP5158 嗎，和視頻加速器是一個東西還是加速器屬于獨立的模塊.2、hdvicp 高清視頻協(xié)處理器
2018-07-27 06:23:52
請問E203 Core和 NICE協(xié)處理器的主頻各是多少？
2023-08-12 08:06:09
我在ULP RISC-V協(xié)處理器的例程中，沒有發(fā)現(xiàn)有對ADC的操作，請問RISC-V協(xié)處理器目前還不支持嗎？使用的IDF版本為4.4.2。我想在ULP模式下，通過ADC來讀取外部器件的數(shù)據(jù)。
2023-02-13 06:34:36
我在ULP RISC-V協(xié)處理器的例程中，沒有發(fā)現(xiàn)有對ADC的操作，請問RISC-V協(xié)處理器目前還不支持嗎？使用的IDF版本為4.4.2。我想在ULP模式下，通過ADC來讀取外部器件的數(shù)據(jù)。
2023-03-06 06:33:44
請問FPGA協(xié)處理器有哪些優(yōu)勢？
2021-05-08 08:29:13
本帖最后由 一只耳朵怪 于 2018-6-8 10:52 編輯
TMS320F28035的協(xié)處理器CLA與主處理器如何協(xié)同工作，二者的接口是什么，是否有相關的中文資料提供呀！項目需要用到，如有中文資料或例程還望發(fā)給我一份！謝謝
2018-06-07 07:27:20
;
:\"=r\"(zero)
:\"r\"(addr));}
這里把addr賦給x0，但是x0作為零寄存器不會保存任何信息？
然后func3和func7定義為2，2的含義是？
.insn是否為實現(xiàn)訪問協(xié)處理器的意思？
協(xié)處理器是否可以實現(xiàn)乘法加速？
2023-08-16 08:00:42
你好，我代表我的客戶寫信，他對模擬協(xié)處理器CY8C4A24感興趣。有一個列出的14位Delta Sigma ADC，它與*簽署。“*此特性將在PoSoCuleCalgor組件包發(fā)布中可用”似乎UAB
2019-10-28 09:11:55
本帖最后由 一只耳朵怪 于 2018-6-7 14:30 編輯
運算是否交給28335協(xié)處理器FPU，是DSP自行控制嗎？ 沒用過雙核的東西。見笑了
2018-06-07 10:32:50
的系統(tǒng)控制和配置”、“MMC 控制和管理”、“cache 控制和管理”和“系統(tǒng)性能監(jiān)控”功能。 在 ARM 的匯編代碼中，凡是看到“mrc”和“mcr”指令，就表明接下來有一小段代碼用來控制協(xié)處理器
2019-07-29 15:36:26
處理器。這些可配置協(xié)處理器可幫助設計人員解決傳統(tǒng)ASIC仿真中存在的許多問題，并更省力、更快捷地實現(xiàn)更精確的設計。
2019-07-23 06:24:16
飛思卡爾C29x加密協(xié)處理器：網(wǎng)絡數(shù)據(jù)安全的“門神”
2021-02-02 06:11:09
T40規(guī)格：CPU：XBurst2 1.2GHz 雙核、256KB L2 Cache、SIMD512指令集MCU：內(nèi)置600MHz RISC-V協(xié)處理器Memory
2022-12-12 11:59:15
Intel Core? X系列處理器系列Intel? Core? i9 X系列處理器系列設計用于滿足虛擬現(xiàn)實 (VR)、內(nèi)容創(chuàng)建、游戲和過時鐘等方面極端計算需求所需的性能。這些處理器特別適合
2024-02-27 11:49:41
Intel雙核處理器,Intel雙核處理器是什么意思
Intel Pentium D技術架構及產(chǎn)品
基于Smithfield內(nèi)核的Pentium D 800系列
Smithfield內(nèi)核由兩個獨立
2010-03-26 15:10:18
2571
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論