Layerscape架構可以擴充DPAA，在ISO網絡模型的獨立層中單獨地適當加速，這取決特定的芯片。有些芯片（例如）可以處理軟件壓縮，而其他芯片擁有專用的硬件加速器。無論采用哪種方式，功能對程序員都是透明的，這讓一個芯片的實施切換到另一個芯片的實施變得簡單直接，無需修改代碼。結構化編程接口會包含壓縮（在這個例子中），這樣代碼既不會調用它，也不會被它所調用，需要了解壓縮實際上是如何應用的。再次重申，提取可以保存效率與性能，也可以保持開發人員的理智。

　　在QorIQ LS系列中，每一個通信處理器按照邏輯方式劃分為三層，如圖1所示。通用處理層（GPPL）、加速包處理層（APPL）和快遞包（express packet）輸入/輸出層（EPIL）分別粗略地代表了標準ISO模型的高、中和低層。無論芯片是否采用物理方式進行如此劃分無關緊要；程序員認同這種方式，這與單個芯片如何進行分配無關。

　　在最底層，快遞包I/O層（圖1，褐色部分）提供支持L2+轉換功能的所有網絡接口之間真正具有決定性的線速性能，并且包含芯片的網絡數據報接口（例如Ethernet、Interlaken、Serial RapidIO?、HiGig和PCI Express?）。重要但不相關的接口（例如USB或者SATA）將不會屬于這個接口層的組成部分，但會成為芯片“系統接口”模塊的一部分，如圖左側所示（圖1）。盡管嚴格來說，PCI Express并不是網絡接口，它通常用作為堆棧中刀片之間的接口，因此也包括在此處。

　　中間層（圖1藍色顯示區塊）包含芯片的包處理元素，它們或者是硬接線加速器、可編程引擎或者二者的組合。APPL可以通過傳統順序、同步、完整運行的模型提供客戶定義的、自主和附加值功能，通過嵌入式C語言結構化編程實現完全可編程。再次重申，這些元素可以通過定義明確的接口與通用處理器進行通信，采用保留極具價值的開發人員代碼的方式，提取它們（和處理器的）執行的詳細信息。

　　通用式處理器（圖1，綠色顯示區塊）顯而易見是屬于通用性質，并且面向用戶/開發人員免費提供，用于他們的操作系統、應用、高水平代碼和其他附加值、功能。與Layerscape架構的提取、效率和硬件獨立性的價值保持一致，這一層可以同時支持Power Architecture和ARM內核。一個人人皆知的事實是，Power Architecture技術通常采用二進位字節順序，而ARM技術通常屬于小端字節順序，然而Layerscape架構可以輕松地支持這兩種技術。

　　顯而易見，模塊化硬件架構適用于眾多不同的芯片配置，而且是橫跨平臺配置一致化軟件的單一架構。模塊化和靈活的硬件框架包括獨立可擴展的層次，可以實現QorIQ產品組合的性能和電源效率最大化。如上所述，這些配置甚至包括不同指令集系列的通用型處理器，因此允許開發人員充分利用不同的代碼庫。Layerscape架構的模塊性向上升級和向下降級——有時是在相同的物理套接字內——同時可以保留客戶的代碼。

　　例如，一次極為基礎的芯片實現可能只包括低水平接口（例如以太網）和高水平通用式處理器（即ARM或者Power Architecture內核），之間沒有任何中介加速器。在這種情況下，EPIL層會對幀隊列執行包解析、分類和分配（不會顯示）。然后通用式CPU（或者可能為多個CPU）會消耗隊列的這些數據包。

　　在多個以太網端口內擴展這一理念，利用Layerscape架構內置“鏈路聚合”（link aggregation）功能，同樣的芯片可以作為第2層交換機。預分配容量更加充分的芯片可能在中間APPL包括硬件，以便實現顆粒度級的數據包分類、IPsec、SSL、LRO/TSO和其他高級聯機卸載。與此類似，低水平EPIL可能會識別確定的數據包類型，并且直接將它們傳送至中間APPL的相關加速器，完全繞開通用式處理器。

　　該解決方案的基礎在于其軟件允許程序員快速且輕松地利用架構的能力。這款解決方案首先從優化的網絡庫入手，實現硬件加速功能（例如IPSec、深度包檢測、IP轉發、NAT/FW等），允許嵌入式開發人員專注于增值軟件的開發，而無需進行性能調優。定義清晰的數據路徑和控制API都是許多網絡應用的標準配置，可以采用命令性C語言編程模型針對定制化應用輕松實現擴展。除此之外，軟件框架可以提供標準服務（例如調試和配置、資源管理、虛擬化和初始化），以便確保易用性。最后，可以提供關鍵應用（例如軟件定義網絡、有線傳輸和回程、TCP終止和路由選擇）的參考實現，這不僅可以降低您的研發投資成本，而且還能夠加速上市時間。

　　總結

　　Layerscape架構將如今性能最強的通信處理器與全世界都在采用的相似的模塊化、高水平編程模型相互結合。這無需硬件工程設計的高等級別，便可輕松獲得高級通信引擎。更加重要的是，它不需要重新學習每個芯片實現的詳細細節，可以作一代QorIQ LS系列器件由其后繼產品直接取代。界限分明和定義清晰的編程模型可以在芯片之間、代代之間保存下來，這是基于開發人員的工作構建形成，而非將其視為硬件實現變更任務棄之不用。簡而言之，Layerscape架構將開發團隊最為重要和最具價值的方面保留了下來：即它獨具特色的軟件。再次重申，適當的硬件才是釋放軟件潛力的關鍵所在。

——本文選自電子發燒友網12月《處理器與DSP特刊》“透視新設計欄目”，轉載請注明出處，違者必究！