LCD模塊的驅(qū)動
采用液晶顯示模塊可以使圖像處理結(jié)果實時顯示出來，方便調(diào)試和演示，成本也較低。本系統(tǒng)選用北京寧和電子科技發(fā)展有限公司開發(fā)的NHC_34彩色液晶顯示控制模塊。該模塊支持256色彩色顯示，每個像素點用1個字節(jié)表示，分辨率為320×234；支持標(biāo)準(zhǔn)Intel8位異步總線時序，有2頁顯示緩存，可任意設(shè)定顯示頁和操作頁。

LCD模塊讀寫周期最短為350ns，而DSP外部總線接口時鐘頻率一般在100MHz以上，即小于10ns。通過配置EMIFCE3空間控制寄存器CECTL3(地址為0x01800014)，可以將CE3空間的讀寫周期延長，與LCD模塊無縫連接。但這樣液晶模塊的讀寫操作會過長地占用系統(tǒng)總線，降低對其他存儲空間(尤其是對SDRAM)的訪問效率，進而影響系統(tǒng)的整體速度。

本系統(tǒng)采用了數(shù)據(jù)鎖存和總線緩沖的方法，通過377鎖存器模擬低速總線控制信號時序，利用244數(shù)據(jù)緩沖器對低速總線數(shù)據(jù)進行隔離。圖3給出了DSP與LCD模塊硬件連接圖。系統(tǒng)有2片74HC377(簡稱為“377”)，一片用來鎖存模擬LCD模塊的讀寫控制信號(控制377)，另一片用來鎖存寫入數(shù)據(jù)(數(shù)據(jù)377)，由異步寫使能控制線AWE作為377的觸發(fā)沿輸入；CE3和EA20、EA21經(jīng)過譯碼產(chǎn)生2個377的使能信號，DSP寫數(shù)據(jù)377的地址為0xB0000000，寫控制377的地址為0xB0040000。數(shù)據(jù)377的輸出經(jīng)一片總線緩沖器HC244(寫出244，HC244簡稱為“244”)連接到LCD模塊總線上，該244輸出使能信號來自控制377。另有一片HC244(讀入244)用來將LCD模塊總線接到DSP低8位總線上，其輸出使能信號同樣由CE3和EA20、EA21經(jīng)過譯碼產(chǎn)生，地址為0xB0080000，是DSP對LCD模塊的讀地址。

圖3　LCD模塊與DSP的硬件連接

DSP根據(jù)LCD模塊總線時序，通過定時器延時中斷來間隔地寫入數(shù)據(jù)到控制377，以模擬相應(yīng)低速總線的控制信號，并適時從讀入244讀取數(shù)據(jù)(讀周期)，或者寫入數(shù)據(jù)到數(shù)據(jù)377(寫周期)，就可以完成對LCD模塊的讀/寫操作。LCD寫周期驅(qū)動例程如下(該程序通過延時來控制時間間隔)：

#defineSET_CS_LCD()　ctrl377valu|=0X01；ctrl377reg=ctrl377valu
/*向液晶模塊寫入數(shù)據(jù)子程序。subaddress：0～3為A1、A0的值；writevalu：待寫入LCD的數(shù)據(jù)*/
voidWrite2LCD(unsignedcharsubaddress，unsignedchar
writevalu){
ctrl377valu|=subaddress<<3；
ctrl377valu&=(subaddress<<3)|0XE7；
/*根據(jù)A0、A1的值更新ctrl377valu的對應(yīng)位*/
ctrl377valu&=～0x23；/*使能CS、WR和LCD_wren*/
ctrl377reg=ctrl377valu；
/*輸出控制數(shù)據(jù)到377控制鎖存器*/
LCD_wr_reg=writevalu；
/*輸出待寫數(shù)據(jù)到377數(shù)據(jù)鎖存器*/
DELAY(WR_LCD_DELAYTIME310)；
/*延時T420ns×6=120ns*/
SET_WR_LCD()；
/*置位WR信號，上升沿將數(shù)據(jù)寫入LCD*/
DELAY(WR_LCD_DELAYTIME)； /*延時20ns*/
SET_CS_LCD()；
/*置位CS，使地址信號無效*/
DELAY(WR_LCD_DELAYTIME35)；/*延時100ns*/
SET_WREN_LCD()；
/*寫出244輸出禁止，數(shù)據(jù)無效*/
DELAY(WR_LCD_DELAYTIME32)；
/*延時40ns，周期結(jié)束*/
}

軟件系統(tǒng)設(shè)計
軟件系統(tǒng)流程如圖4所示。DSP在復(fù)位完成之后首先進行系統(tǒng)的初始化，配置鎖相環(huán)、EMIF和GPIO，并硬件復(fù)位OV7620，通過GPIO模擬SCCB總線配置其內(nèi)部功能寄存器，之后對LCD模塊清屏。當(dāng)EDMA沒有被使能時，OV7620的同步信號仍能被EDMA事件寄存器捕獲并保持，所以把EDMA的初始化放在OV7620和LCD模塊的初始化之后，并在使能之前清事件標(biāo)志。在中斷被使能之后，OV7620的幀同步信號會觸發(fā)系統(tǒng)中斷，開始進行數(shù)據(jù)的循環(huán)采集，并在每幀數(shù)據(jù)采集完成之后置位相應(yīng)標(biāo)志，通知主程序進行處理。主程序在接到通知后對OV7620的原始數(shù)據(jù)進行插值和平滑，生成待處理的RGB24位色圖像數(shù)據(jù)。圖像處理和運算的結(jié)果被送到LCD模塊進行動態(tài)顯示，LCD的顯示任務(wù)主要由中斷服務(wù)程序完成，而此時主程序已開始等待和處理下一幀圖像。

圖4　DSP視頻采集系統(tǒng)軟件流程

結(jié)論

本系統(tǒng)通過總線隔離和地址譯碼，只使用簡單的邏輯芯片將OV7620接入DSP，并充分發(fā)揮EDMA獨立傳送的特點，僅占用DSP少量的軟件開銷和總線資源，就完成圖像數(shù)據(jù)的采集。與采用視頻接口芯片、外圍FIFO和CPLD/FPGA等方案相比，很大程度上降低了系統(tǒng)成本，縮短了開發(fā)周期，而對系統(tǒng)總線的占用卻并沒有增加。利用數(shù)據(jù)鎖存和總線緩沖實現(xiàn)了對LCD模塊異步低速總線的接入；利用EDMA進行總線模擬，進一步降低DSP對LCD模塊讀/寫的參與，減少系統(tǒng)中斷次數(shù)，優(yōu)化系統(tǒng)性能，能夠?qū)D像處理的結(jié)果實時和直觀地顯示出來。

與其他DSP嵌入式系統(tǒng)相比，本系統(tǒng)具有處理速度快、接口簡單、成本低、能實時顯示的特點，適用于視覺導(dǎo)航、視頻實時處理等要求高速處理圖像的場合，以及有實時演示要求的場合。
?