基于DSP的高階COSTAS鎖相環(huán)的設(shè)計

COSTAS環(huán)是一種閉環(huán)自適應(yīng)系統(tǒng)，用于提取相干載波。本文主要介紹了一種用于載波同步的高階COSTAS環(huán)路，用于完成MPSK的相干解調(diào)中的載波同步。本文提出了一種便于軟件實(shí)現(xiàn)的COSTAS環(huán)路的簡化結(jié)構(gòu)，用于完成8PSK的載波同步，并詳細(xì)討論了采取數(shù)字信號處理器（DSP）編程實(shí)現(xiàn)COSTAS環(huán)路的一些問題。
關(guān)鍵詞：COSTAS環(huán),?DSP,?MPSK,?載波同步

?

圖1 COSTAS基本原理

?

2.2 多相信號中提取載波

對于BPSK有兩個相位，可用上述方法來提取載波。但是常用的MPSK有M個相點(diǎn)，不能采用圖1的COSTAS環(huán)路來提取載波，必須采用多相COSTAS環(huán)。

?

圖2 四相PSK信號COSTAS環(huán)原理框圖

3. 高階COSTAS環(huán)路的DSP算法優(yōu)化

從上面M=8的高階鎖相環(huán)的結(jié)構(gòu)來看，8PSK信號進(jìn)入高階COSTAS環(huán)路，需要采用DSP實(shí)現(xiàn)八路鑒相器，八路低通濾波器（濾掉倍頻分量，得到低頻分量）和壓控振蕩器，計算量是非常龐大的。如何進(jìn)行資源合理配置、達(dá)到DSP實(shí)時處理是載波恢復(fù)的難點(diǎn)，因此需要對DSP程序的優(yōu)化作深入的研究。

在用C語言進(jìn)行DSP軟件開發(fā)時，一般先在PC機(jī)上對算法進(jìn)行仿真，再將C語言移植到DSP平臺中。按照開發(fā)的順序，相應(yīng)的優(yōu)化工作也包括兩部分：一是仿真環(huán)境中的優(yōu)化，二是DSP目標(biāo)環(huán)境的進(jìn)一步優(yōu)化。下面結(jié)合TI公司的TMS320C64x系列DSP的C編譯器，討論在MPSK的相干解調(diào)中的具體優(yōu)化工作。

3.1 SIN/COS函數(shù)的查表算法

為了提高算法的實(shí)現(xiàn)效率，介紹運(yùn)行時計算的時間開銷，應(yīng)盡可能把一些運(yùn)行時計算的參數(shù)做成查找表或常數(shù)數(shù)值。這不僅適用于一些比較規(guī)整的參數(shù)表，對于一些并不規(guī)整的運(yùn)行時的計算，例如上下變頻和VCO中，用到與載波相乘的SIN/COS的計算，可以采用寫成數(shù)組，用查表來實(shí)現(xiàn)。

3.2 運(yùn)算的流水處理

DSP的CPU多采用流水線結(jié)構(gòu)。DSP的大多數(shù)指令為單周期指令，而跳轉(zhuǎn)類指令卻通常要耗費(fèi)較多的機(jī)器周期。可以將多重循環(huán)拆開，減少對外層循環(huán)次數(shù)進(jìn)行控制轉(zhuǎn)移的時間，充分利用優(yōu)化器構(gòu)成的流水線。

3.3 CIC梳狀濾波器的使用

利用CIC濾波器代替低通濾波器，達(dá)到減少定點(diǎn)乘法和加法運(yùn)算的目的，解決了單片C6416資源不足的問題。例如：本文中載波速率為4800kHz,采樣率為230.4kHz，鑒相器輸出的高頻頻率為9600kHz，采用48階CIC可以將9600kHz的頻率分量濾掉。由于在 的位置，因此濾除效果非常好，遠(yuǎn)大于 。CIC濾波器每項(xiàng)系數(shù)都是1，利用加法運(yùn)算可以實(shí)現(xiàn)需要大量乘法和加法運(yùn)算的功能，減少對DSP片內(nèi)資源的使用。

3.4數(shù)據(jù)傳輸?shù)腅DMA方式

在調(diào)制解調(diào)過程中，DSP和外部之間存在大量數(shù)據(jù)的交換，這部分的優(yōu)化工作影響系統(tǒng)性能。C64x支持EDMA，EDMA是增強(qiáng)型DMA,是一種在沒有CPU介入情況下的訪問存儲器的方式，即由EDMA控制器控制數(shù)據(jù)在L2內(nèi)存/緩存和片內(nèi)集成外設(shè)及片外設(shè)備之間的傳輸，而同時CPU可以并行的執(zhí)行其它指令。EDMA是一種有效的數(shù)據(jù)傳輸方式，可以有效的減少EMIF在CPU下操作需要的資源。

具體實(shí)現(xiàn)方法如下：在片內(nèi)數(shù)據(jù)存儲區(qū)定BUF的長度，并一分為二，可設(shè)為BUF1和BUF2。在EMDA里BUF1和BUF2都是等存儲大小的。在數(shù)據(jù)幀同步信號的上升沿，DSP以EDMA的方式從外部讀一幀的數(shù)據(jù)到BUF1；同時BUF2內(nèi)的數(shù)據(jù)進(jìn)行MPSK的解調(diào)算法。同理，在下一個數(shù)據(jù)幀同步信號的上升沿，DSP以EDMA的方式從外部讀另一幀的數(shù)據(jù)到BUF1 。BUF1讀滿后，DSP對BUF1內(nèi)的數(shù)據(jù)進(jìn)行MPSK的解調(diào)算法，同時BUF2進(jìn)行數(shù)據(jù)的讀操作，實(shí)現(xiàn)EDMA的乒乓處理。

4、高階COSTAS環(huán)路的DSP實(shí)現(xiàn)結(jié)果

本文選取8PSK的符號速率為2400kbps,載波速率為4800kHz,采樣率為230.4kHz。圖2所示的兩路信號分別是利用CCS開發(fā)工具的觀察窗口觀察到的，提取的同頻同相的載波信號和8PSK的調(diào)制信號。

圖3 恢復(fù)的載波信號（上）和接收到的基帶信號（下）

?

?

圖4 8PSK接收端解調(diào)前星座圖（AWGN信道，SNR＝17dB）

5. 結(jié)束語

本文主要介紹了一種新型的適用于MPSK載波提取的高階COSTAS環(huán)路，能滿足MPSK相干解調(diào)的需要，且便于DSP實(shí)現(xiàn)。針對COSTAS環(huán)算法的DSP實(shí)時實(shí)現(xiàn)問題，進(jìn)行了詳細(xì)的討論。最后，針對一個具有較高數(shù)據(jù)速率8PSK調(diào)制解調(diào)實(shí)例，在單片C6416上完成了基于高階COSTAS環(huán)的載波同步及相干解調(diào)，并給出了通過CCS工具觀察到的DSP實(shí)現(xiàn)結(jié)果，證明高階COSTAS鎖相環(huán)具有較好的載波同步性能。

?

參考文獻(xiàn)：

[1] 張厥盛，鄭繼禹， 萬心平。 鎖相技術(shù)?。西安，西安電子科技大學(xué)出版社，1994。

[2] 樊昌信等。通信原理（第5版）。國防工業(yè)出版社，2001。

[3] 童驤一。鎖相原理與應(yīng)用。北京，北京工業(yè)學(xué)院電子工程系，1986。

[4] 羅偉雄。鎖相技術(shù)與其應(yīng)用。北京，北京理工大學(xué)出版，1990。

[5] A. Blanchard， Phase-Locked Loops， New York：Wiley，1976。

[6] 楊守良。基于LPM_ROM的正弦信號發(fā)生器電路實(shí)現(xiàn)方法[J]，微計算機(jī)信息。2005.3：134-136。