DMA控制簡介

　　DMA（Direct Memory Access）控制器是一種在系統內部轉移數據的獨特外設，可以將其視為一種能夠通過一組專用總線將內部和外部存儲器與每個具有DMA能力的外設連接起來的控制器。它之所以屬于外設，是因為它是在處理器的編程控制下來 執行傳輸的。

　　DMA控制器結構

　　一般而言，DMA控制器將包括一條地址總線、一條數據總線和控制寄存器。高效率的DMA控制器將具有訪問其所需要的任意資源的能力，而無須處理器本身的介入，它必須能產生中斷。最后，它必須能在控制器內部計算出地址。

　　一個處理器可以包含多個DMA控制器。每個控制器有多個DMA通道，以及多條直接與存儲器站（memory bank）和外設連接的總線，如圖1所示。在很多高性能處理器中集成了兩種類型的DMA控制器。第一類通常稱為“系統DMA控制器”，可以實現對任何資源（外設和存儲器）的訪問，對于這種類型的控制器來說，信號周期數是以系統時鐘（SCLK）來計數的，以ADI的Blackfin處理器為 例，頻率最高可達133MHz。第二類稱為內部存儲器DMA控制器（IMDMA），專門用于內部存儲器所處位置之間的相互存取操作。因為存取都發生在內部 （L1－L1、L1－L2，或者L2－L2），周期數的計數則以內核時鐘（CCLK）為基準來進行，該時鐘的速度可以超過600MHz。

　　每個DMA控制器有一組FIFO，起到DMA子系統和外設或存儲器之間的緩沖器的作用。對于MemDMA（Memory DMA）來說，傳輸的源端和目標端都有一組FIFO存在。當資源緊張而不能完成數據傳輸的話，則FIFO可以提供數據的暫存區，從而提高性能。

　　因為你通常會在代碼初始化過程中對DMA控制器進行配置，內核就只需要在數據傳輸完成后對中斷做出響應即可。你可以對DMA控制進行編程，讓其與內核并行地移動數據，而同時讓內核執行其基本的處理任務—那些應該讓它專注完成的工作。

　　DMA控制器基本組成

　　一個DMA控制器，實際上是采用DMA方式的外圍設備與系統總線之間的接口電路，這個接口電路是在中斷接口的基礎上再加DMA機構組成。習慣上將DMA方式的接口電路稱為DMA控制器。

　?。?）內存地址計數器：用于存放內存中要交換的數據的地址。在 DMA傳送前，須通過程序將數據在內存中的起始位置（首地址）送到內存地址計數器。而當 DMA 傳送時，每交換一次數據，將地址計數器加“1”，從而以增量方式給出內存中要交換的一批數據的地址。

　?。?）字計數器：用于記錄傳送數據塊的長度（多少字數）。其內容也是在數據傳送之前由程序預置，交換的字數通常以補碼形式表示。在DMA傳送時，每傳送一個字，字計數器就加“1”。當計數器溢出即最高位產生進位時，表示這批數據傳送完畢，于是引起DMA控制器向CPU發出中斷信號。

　?。?）數據緩沖寄存器：用于暫存每次傳送的數據（一個字）。當輸入時，由設備（如磁盤）送往數據緩沖寄存器，再由緩沖寄存器通過數據總線送到內存。反之，輸出時，由內存通過數據總線送到數據緩沖寄存器，然后再送到設備。

　?。?）DMA請求”標志：每當設備準備好一個數據字后給出一個控制信號，使“DMA請求”標志置“1”。該標志置位后向“控制/狀態”邏輯發出DMA請求，后者又向CPU發出總線使用權的請求（HOLD），CPU響應此請求后發回響應信號HLDA，“控制/狀態”邏輯接收此信號后發出DMA響應信號，使“DMA 請求”標志復位，為交換下一個字做好準備。

　?。?）控制/狀態”邏輯：由控制和時序電路以及狀態標志等組成，用于修改內存地址計數器和字計數器，指定傳送類型（輸入或輸出），并對“DMA請求”信號和CPU響應信號進行協調和同步。

　　（6）中斷機構：當字計數器溢出時，意味著一組數據交換完畢，由溢出信號觸發中斷機構，向CPU提出中斷報告。