單片機是如何擴充DMA功能的

　　單片機里的DMA是什么

　　DMA就是直接存儲器訪問的首字母縮寫（Direct Memory Access）。

　　CPU的總線上同時會掛著多幾個存儲器，如果想要將存儲器1的內容復制到存儲器2，如果不用DMA的話，就得靠CPU直接去操作了，操作過程大致是：CPU準備好存儲器1的地址和控制信號，讀取存儲器1的內容，存放到CPU內部寄存器中，再準備好存儲器2的地址和控制信號，將寄存器中的內容寫入到存儲器2。

　　如果是單個數據的操作，這個過程都是必須的，效率問題也不明顯，但如果一次要復制大量數據（比如一幀圖像數據、一批語音數據等），那么靠CPU這樣循環一個數據一個數據地操作，不僅速度慢（由于架構設計的原因，一般CPU訪問外部總線的速度都不是很高），還會導致CPU和總線一直被占用，效率就非常低了。如果在CPU內部做一個硬件控制器，專門負責這種數據搬移操作（自動產生存儲器的地址和控制信號，自動實現讀寫時序），不僅速度可以提高很多，CPU還可以在此期間做其它的事情，這樣效率就會高很多了。DMA就是這么個意思，硬件上必須有一個DMA控制器來實現這一功能。

　　現在DMA的概念和作用已經大大延伸了，很多復雜CPU里面甚至會包含很多個DMA控制器，DMA操作也不再僅限于外部存儲器了，內部存儲器之間、內部和外部存儲器之間、各種標準外設和存儲器之間，都有DMA控制器來實現數據交換，這樣CPU的功能越來越強，數據處理也越來越快。

　　硬件介紹：

　　MSP430F15X/16X 系列單片機具有DMA 控制器，從而能夠為數據高速傳輸提供保證。例如，通過DMA控制器可以直接將ADC 轉換存貯器的內容傳到RAM 單元。

　　MSP430系列單片機擴展的DMA具有來之所有外設的觸發器，不需要CPU的干預即可提供先進的可配置的數據傳輸能力，從而加速了基于MCU的信號處理進程，DMA傳輸的觸發來源對CPU 來說是完全透明的，DMA控制器可在內存與外部及外部硬件之間進行精確的傳輸控制。DMA 消除了數據傳輸延遲時間以及各種開銷，從而可以解放16為RISC CPU，以便其將更多的時間用于處理數據，而非執行正在處理的任務。

　　MSP430F16x系列單片機的DMA模塊有以下特點：數據傳送不需要CPU介入，完全由DMA控制器自行管理。在整個地址空間范圍內傳輸數據，塊方式傳輸可達65536字節；能夠提高片內外設數據吞吐能力，實現高速傳輸，每個字或者字節的傳輸僅需要2個MCLK；減少系統功耗，即使在片內外設進行數據輸入或輸出時，CPU也可以處于超低功耗模式而不需喚醒；字節和字數據可以混合傳送：DMA傳輸可以是字節到字節、字到字、字節到字或者字到字節。當字到字節傳輸時，只有字中較低字節能夠傳輸，當從字節到字傳輸時，傳輸到字的低字節，高字節被自動清零；四種傳輸尋址模式：固定地址到固定地址、固定地址到塊地址、塊地址到固定地址以及塊地址到塊地址；觸發方式靈活：邊沿或者電平觸發。單個、塊或突發塊傳輸模式：每次觸發DMA操作，可以根據需要傳輸不同規模的數據

　　DMA的四種尋址模式如下圖所示：

　　DMA控制器模塊：3個獨立的傳輸通道：通道0、通道1和通道2。每個通道都有源地址寄存器、目的地址寄存器、傳送數據長度寄存器和控制寄存器。每個通道的觸發請求可以分別允許和禁止；可配置的通道優先權：優先權裁決模塊，傳輸通道的優先級可以調整，對同時有觸發請求的通道進行優先級裁決，確定哪個通道的優先級最高。MSP430的DMA控制器可以采用固定優先級，還可以采用循環優先級。程序命令控制模塊，每個DMA通道開始傳輸之前，CPU要編程給定相關的命令和模式控制，以決定DMA通道傳輸的類型；可配置的傳送觸發器：觸發源選擇模塊，DMAREQ（軟件觸發）、Timer_ACCR2輸出、Timer_BCCR2輸出、I2C 數據接收準備好、I2C 數據發送準備好、USART接收發送數據、DAC12模塊DAC12IFG、ADC12模塊的ADC12IFGx、DMAxIFG、DMAE0 外部觸發源。并且還具有觸發源擴充能力。

　　DMA有六種傳輸模式：單字或者單字節傳輸；塊傳輸；突發塊傳輸；重復單字或者單字節傳輸；重復塊傳輸；重復突發塊傳輸。前三個，傳輸完成后DMAEN自動復位；再次傳輸時需要重新置位DMAEN位以使能DMA通道。后三個為重復模式，一次傳輸完成后，DMAEN不復位；再次出發時，可以再次啟動數據傳輸。六種傳輸模式通過DMADTx寄存器設置：

　　DMADTx Transfer Mode Description

　　000 Single transfer Each transfer requires a trigger. DMAEN is

　　automatically cleared when DMAxSZ transfers have

　　been made.

　　001 Block transfer A complete block is transferred with one trigger.

　　DMAEN is automatically cleared at the end of the

　　block transfer.

　　010， 011 Burst-block transfer CPU activity is interleaved with a block transfer.

　　DMAEN is automatically cleared at the end of the

　　burst-block transfer.

　　100 Repeated single transfer Each transfer requires a trigger. DMAEN remains

　　enabled.

　　101 Repeated block transfer A complete block is transferred with one trigger.

　　DMAEN remains enabled.

　　110， 111 Repeated burst-block CPU activity is interleaved with a block transfer.

　　transfer DMAEN remains enabled.

　　單字或者單字節傳輸：DMA 通道被定義為單字或者單字節傳輸模式，每個字或者字節的傳輸都要觸發信號觸發。設置DMADTx=0 就定義了單字或者單字節傳輸模式，規定的傳輸完畢后DMAEN 位自動清除，如果需要再次傳輸，必須重新置位DMAEN。如果設置DMADTx＝4 為重復單字或者單字節傳輸模式，DMAEN 位一直保持置位，每次觸發伴隨一次傳輸。DMAxSZ 寄存器保存傳輸的單元個數，如果該寄存器為0，則沒有傳輸。傳輸之前DMAxSZ 寄存器的值寫入到一個臨時的寄存器中，每次操作之后DMAxSZ 做減操作。當DMAxSZ減為零的時候，它所對應的臨時寄存器將原來的值重新置入DMAxSZ，同時相應的DMAIFG標志置位。

　　塊傳輸模式：在塊傳輸模式，每次觸發可以傳輸一個數據塊。設置DMADTx=1 為塊傳輸模式，每個數據塊傳輸完畢，DMAEN 位自動清除，在觸發傳輸下一個數據塊之前，該位要被重新置位。在傳輸某個數據塊期間，其他的傳輸請求將被忽略。設置DMADTx=5 為重復塊傳輸模式，某個數據塊傳輸完畢，DMAEN 位仍然保持置位，之后，新的觸發可以引起又一次數據塊傳送。DMAxSZ 寄存器保存數據塊所包含的單元個數。DMASRCINCR 和DMADSTINCR 反映在數據塊傳輸過程中的目的地址和源地址的變化情況。在塊傳輸或者重復塊傳輸過程中，DMAxSA，DMAxDA，DMAxSZ 寄存器的值寫入到對應的臨時寄存器中，DMAxSA，DMAxDA寄存器所對應的臨時值在塊傳輸過程中增加或者減少，而DMAxSZ 在塊傳輸過程中減計數，始終反映當前數據塊還有多少單元沒有傳輸完畢，當DMAxSZ 減為0，它所對應的臨時寄存器將原來的值重新置入DMAxSZ，同時相應的DMAIFG被置位。在塊傳輸過程中，CPU 暫停工作，不參與數據的傳輸。數據塊需要2×MCLK×DMAxSZ 個時鐘周期。當每個數據塊傳輸完畢，CPU 按照暫停前的狀態重新開始執行。

　　突發塊傳輸模式：這個和塊傳輸模式類似，只不過每傳輸4個字或字節，DMA釋放內部總線，CPU運行2個MCLK周期；在傳輸過程中CPU有20%的執行時間，而塊傳輸需要等DMA完全傳送完之后，CPU方能運行。

　　DMA觸發源：每個通道的觸發源有DMAxTSELx位進行控制的，這些位必須在DMAEN位為0是進行設置，否則可能出現不可預料的DMA觸發。

　　DMAxTSELx Operation

　　0000 DMAREQ bit （software trigger）

　　0001 TACCR2 CCIFG bit

　　0010 TBCCR2 CCIFG bit

　　0011 URXIFG0 （UART/SPI mode）， USART0 data received （I2C mode）

　　0100 UTXIFG0 （UART/SPI mode）， USART0 transmit ready （I2C mode）

　　0101 DAC12_0CTL DAC12IFG bit

　　0110 ADC12 ADC12IFGx bit

　　0111 TACCR0 CCIFG bit

　　1000 TBCCR0 CCIFG bit